-
公开(公告)号：CN117220650A
公开(公告)日：2023-12-12
申请号：CN202311484438.7
申请日：2023-11-07
Applicant: 合肥奎芯集成电路设计有限公司 , 上海奎芯集成电路设计有限公司
Abstract: 本申请提供一种具有去加重功能的预冲处理电路，属于高速互连技术领域，所述电路包括：驱动信号生成子电路及与驱动信号生成子电路连接的联合处理子电路；驱动信号生成子电路用于基于输入的原始数据信号生成预冲驱动信号、主驱动信号和去加重驱动信号；联合处理子电路用于基于预冲驱动信号、主驱动信号和去加重驱动信号，生成经过预冲和去加重处理的目标信号，能对数据信号同时进行预冲处理和去加重处理，能同时调节数据信号中重复数据的第一个和最后一个比特位所含的高频分量与其他低频分量的幅值差，进而在降低电路复杂度的基础上有效补偿信道对数据信号造成的高频损耗。
-
公开(公告)号：CN116757145A
公开(公告)日：2023-09-15
申请号：CN202311037141.6
申请日：2023-08-16
Applicant: 合肥奎芯集成电路设计有限公司 , 上海奎芯集成电路设计有限公司
IPC: G06F30/392 , G06F30/398 , G06F9/455
Abstract: 本发明提供一种集成电路设计版图处理方法、装置、电子设备及存储介质，属于集成电路设计技术领域，所述方法包括：通过预设的电路顶层名称表将所述第一待处理设计版图的顶层的名称与第一待处理设计版图的命名进行关联，从而确定脚本文件的各目标参数，以确定出目标脚本文件来进行修正等操作。本发明的集成电路设计版图处理方法，通过对第一待处理版图在脚本文件中对应的目标参数进行替换，得到目标脚本文件，以便于自动对第一待处理设计版图进行设计修正，且保证了第一待处理设计版图与第二待处理设计版图之间的关联关系不会出错，既提高了设计版图处理的效率，也保证了设计版图处理的准确性。
-
公开(公告)号：CN118200088A
公开(公告)日：2024-06-14
申请号：CN202410396897.8
申请日：2024-04-02
Applicant: 上海奎芯集成电路设计有限公司 , 合肥奎芯集成电路设计有限公司
IPC: H04L25/03
Abstract: 本申请实施例提供了一种自适应均衡器电路及其控制方法，补偿监控电路基于均衡器电路输出的VOP和VON生成对应的补偿状态指示信号；其中，第一比较电路单元用于基于VOP、VON和第一理想输出摆幅之间的比较结果输出第一信号，充放电控制电路单元用于在第一信号的控制下进行充放电后输出第二信号，第二比较电路单元用于基于第二信号和第二理想输出摆幅之间的比较结果输出补偿状态指示信号；补偿控制电路用于基于补偿状态指示信号调整均衡器CS值至目标CS值，以调整对高频信号的补偿状态。该方案可以根据系统所处的不同状态自适应调节均衡器对高频信号的补偿，当传输信道、环境温度、电源电压等因素发生变化后，电路可以自适应的调节CS值的大小。
-
公开(公告)号：CN118018036A
公开(公告)日：2024-05-10
申请号：CN202410212147.0
申请日：2024-02-27
Applicant: 上海奎芯集成电路设计有限公司 , 合肥奎芯集成电路设计有限公司
Abstract: 本申请实施例提供了一种双模式串并转换电路和串并信号转换方法，首先通过第一信号生成电路、第二生成信号电路和第三信号生成电路中的逻辑运算Q1！&(EN&Q3！)！和(Q2&Q1！)+(Q2！&Q1)，结合第一D触发器、第二D触发器和第三D触发器，以及使能信号的高低电平控制实现对参考始终信号的四分频和五分频，然后通过第二延迟信号生成电路中的逻辑运算Q2！&EN结合第四D触发器对五分频信号进行1/2延迟，再通过分频信号组合电路中的逻辑运算Q2！+Q2X进行分频信号组合，最后通过高速移位电路和第三移位电路进行两次移位处理，实现在EN为高电平时将待转换信号转换为五路并行信号，在EN为低电平时将待转换信号转换为四路并行信号。减少了数据传输电路的结构复杂性，节约了电路成本和面积。
-
公开(公告)号：CN118138038A
公开(公告)日：2024-06-04
申请号：CN202410211953.6
申请日：2024-02-27
Applicant: 上海奎芯集成电路设计有限公司 , 合肥奎芯集成电路设计有限公司
IPC: H03K21/02 , H03K21/10 , H03K19/173 , H03K19/20
Abstract: 本申请实施例提供了一种双模同步预分频器和分频信号生成方法首先通过第一信号生成电路和第二信号生成电路中的逻辑运算D1＝Q2B和D2＝Q1&(Q2&EN)！结合第一D触发器和第二D触发器，以及使能信号的高低电平控制实现对参考时钟信号的三分频和四分频，然后通过第二延迟信号生成电路中的逻辑运算Q2&EN结合第三D触发器对三分频信号进行1/2延迟，最后通过第三逻辑门电路中的逻辑运算Q2+Q2X进行分频信号组合，实现在EN为高电平时输出参考时钟信号的占空比为50％的三分频信号，在EN为低电平时输出参考时钟信号的占空比为50％的四分频信号。
-
Patent Agency Ranking
公开(公告)号：CN116757145B
公开(公告)日：2024-04-30
申请号：CN202311037141.6
申请日：2023-08-16
Applicant: 合肥奎芯集成电路设计有限公司 , 上海奎芯集成电路设计有限公司
IPC: G06F30/392 , G06F30/398 , G06F9/455
Abstract: 本发明提供一种集成电路设计版图处理方法、装置、电子设备及存储介质，属于集成电路设计技术领域，所述方法包括：通过预设的电路顶层名称表将所述第一待处理设计版图的顶层的名称与第一待处理设计版图的命名进行关联，从而确定脚本文件的各目标参数，以确定出目标脚本文件来进行修正等操作。本发明的集成电路设计版图处理方法，通过对第一待处理版图在脚本文件中对应的目标参数进行替换，得到目标脚本文件，以便于自动对第一待处理设计版图进行设计修正，且保证了第一待处理设计版图与第二待处理设计版图之间的关联关系不会出错，既提高了设计版图处理的效率，也保证了设计版图处理的准确性。
-
公开(公告)号：CN118278350A
公开(公告)日：2024-07-02
申请号：CN202410381998.8
申请日：2024-03-29
Applicant: 上海奎芯集成电路设计有限公司 , 合肥奎芯集成电路设计有限公司
IPC: G06F30/392 , G06F30/394
Abstract: 本申请涉及一种设计在高速时钟布局中使用的Pcell器件的方法，包括：确定所述高速时钟布局中的Pcell器件需要使用的金属层次和金属类型，以及所述金属层次的排布方向；确定所述Pcell器件的金属尺寸、位移参数、各金属层次的存在参数和循环方式；根据所述参数循环生成所述Pcell器件；以及判断所述Pcell器件的生成的循环次数是否达到所述循环方式中规定的循环次数；如果未达到所述循环次数，则返回循环生成所述Pcell器件的步骤以继续生成下一Pcell器件；如果达到所述循环次数，则加载所生成的Pcell器件以生成在高速时钟布局中使用的Pcell器件。
-
公开(公告)号：CN118199663A
公开(公告)日：2024-06-14
申请号：CN202410396931.1
申请日：2024-04-02
Applicant: 上海奎芯集成电路设计有限公司 , 合肥奎芯集成电路设计有限公司
IPC: H04B1/12
Abstract: 本申请提供一种具有自适应均衡功能的接收机模拟前端电路及其控制方法，所述电路包括：用于对差分输入信号进行均衡和放大操作的模拟前端子电路，模拟前端子电路包括依次连接的第一、第二均衡放大器子级和第一放大器子级；第一和第二均衡放大器子级结构相同，工作模式包括均衡器模式和放大器模式；用于基于差分输入信号的差分摆幅生成第一和第二工作模式控制信号的信号幅度监控子电路；第一和第二工作模式控制信号分别用于控制第一和第二均衡放大器子级的工作模式且第一和第二均衡放大器子级的工作模式不同，能基于输入信号自适应调节模拟前端架构，进而使模拟前端电路在输入信号摆幅、传输信道、环境温度或电源电压发生变化时仍能适用。
-
公开(公告)号：CN117831590B
公开(公告)日：2024-05-28
申请号：CN202410015410.7
申请日：2024-01-04
Applicant: 上海奎芯集成电路设计有限公司
Abstract: 本发明提供一种多模式存储器驱动电路和多协议接口兼容型PHY芯片，通过高速电平转换器阵列、高速多模式选择器、上拉驱动阵列和下拉驱动阵列组成多模式存储器驱动电路，利用高速电平转换器阵列输出处于第一电压域的第一输出信号和处于第二电压域的第二输出信号，利用高速多模式选择器基于模式控制信号输出相应的第一数据信号和第二数据信号，并基于第一数据信号和处于第一电压域的第一输出信号控制上拉驱动阵列，基于第二数据信号和处于第二电压域的第二输出信号控制下拉驱动阵列，得到驱动电路输出端所输出的驱动信号，可以同时兼容不同存储器接口协议，同时满足多种存储器接口协议对存储器驱动电路的要求，显著降低了SOC设计难度和成本。
-
公开(公告)号：CN116418324A
公开(公告)日：2023-07-11
申请号：CN202310507265.X
申请日：2023-05-05
Applicant: 上海奎芯集成电路设计有限公司
IPC: H03K5/135
Abstract: 本发明提供一种相位插值器和相位插值方法，利用第一波形斜率调整电路和第二波形斜率调整电路分别对第一相位的第一时钟信号和第二相位的第二时钟信号的波形进行斜率调整，并结合斜率反馈电路判断第一波形斜率调整电路具体将第一时钟信号的斜率调整到何种程度为止，具体基于斜率反馈电路判断第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，在不满足预设条件的情况下同步调整第一波形斜率调整电路和第二波形斜率调整电路的电路参数，使得第一波形斜率调整电路和第二波形斜率调整电路输出的时钟信号的波形斜率满足预设条件，从而保证相位插值器的线性度在工艺角或温度变化的情况下也能满足预设线性度要求。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.075 seconds)
