-
公开(公告)号：CN111987090B
公开(公告)日：2025-03-04
申请号：CN201910422036.1
申请日：2019-05-21
Applicant: 世界先进积体电路股份有限公司
IPC: H10D89/60
Abstract: 本发明提供一种半导体装置结构。上述半导体装置结构包含半导体基板及设置于半导体基板上的栅极。上述半导体装置结构包含源极掺杂区及漏极掺杂区，设置于栅极相对两侧。上述半导体装置结构包含源极保护电路及漏极保护电路。其中从侧面透视图观看，漏极保护电路的第一漏极导电元件与源极保护电路的第一源极导电元件部分重叠。
-
公开(公告)号：CN118198054A
公开(公告)日：2024-06-14
申请号：CN202211605305.6
申请日：2022-12-14
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/02
Abstract: 本发明公开了一种静电放电保护装置，该静电放电保护装置包括半导体基板、外延层、第一至第三井区、以及第一至第六掺杂区。外延层位于半导体基板上。第一至第三井区皆设置在外延层中。第三井区位于第一井区与第二井区之间。第一与第二掺杂区设置在第一井区上。第三与第四掺杂区设置在第二井区上。第五掺杂区设置在第三井区上，且第六掺杂区设置在第五掺杂区中。第三井区、第五掺杂区、以及第六掺杂区具有相同的导电类型。第一与第二掺杂区耦接一接合垫，以及第三与第四掺杂区耦接一接地端。当在接合垫上发生一静电放电事件时，在接合垫与接地端之间形成一放电路径。
-
公开(公告)号：CN116845842A
公开(公告)日：2023-10-03
申请号：CN202210286538.8
申请日：2022-03-23
Applicant: 世界先进积体电路股份有限公司
Abstract: 一种保护电路。保护电路耦接一焊垫且包括一触发电路以及一放电电路。触发电路包括串联耦接于焊垫与一接地端之间且具有一第一导电类型的一第一晶体管与一第二晶体管。触发电路检测在焊垫上是否发生一瞬变事件。放电电路耦接于焊垫与接地端之间，且受控于触发电路。当在焊垫上发生瞬变事件时，触发电路产生一触发电压以触发放电电路提供介于焊垫与接地端之间的一放电路径。
-
公开(公告)号：CN115224022A
公开(公告)日：2022-10-21
申请号：CN202110404708.3
申请日：2021-04-15
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/02
Abstract: 本发明提供一种半导体装置，该半导体装置包括：至少一晶体管、浅井区、保护环、以及多个第一掺杂区及多个第二掺杂区。所述至少一晶体管位于一基板上，所述至少一晶体管包括源极结构、栅极结构、及漏极结构。浅井区围绕所述至少一晶体管。浅井区具有第一导电类型。保护环围绕浅井区。保护环具有第一导电类型。第一掺杂区及第二掺杂区设置在保护环内并围绕浅井区。第一掺杂区及第二掺杂区交替设置以形成一环形。第一掺杂区中的每一个及第二掺杂区中的每一个具有相反的导电类型。
-
公开(公告)号：CN118315382A
公开(公告)日：2024-07-09
申请号：CN202310028829.1
申请日：2023-01-09
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/02
Abstract: 一种半导体结构及静电放电保护装置，包括一衬底、一第一阱、一第一掺杂区、一第二掺杂区、一第三掺杂区、一第二阱、一第四掺杂区以及一第五掺杂区。衬底具有一第一导电型。第一阱设置于衬底之中，并具有一第二导电型。第一掺杂区设置于第一阱之中，并具有第二导电型。第二掺杂区设置于第一阱之中，并具有第一导电型。第三掺杂区设置于第一阱之中，并具有第一导电型。第二阱设置于第一阱之中。第四掺杂区设置于第二阱之中，并具有第一导电型。第五掺杂区设置于第二阱之中，并具有第二导电型。
-
Patent Agency Ranking
公开(公告)号：CN111987090A
公开(公告)日：2020-11-24
申请号：CN201910422036.1
申请日：2019-05-21
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/02
Abstract: 本发明提供一种半导体装置结构。上述半导体装置结构包含半导体基板及设置于半导体基板上的栅极。上述半导体装置结构包含源极掺杂区及漏极掺杂区，设置于栅极相对两侧。上述半导体装置结构包含源极保护电路及漏极保护电路。其中从侧面透视图观看，漏极保护电路的第一漏极导电元件与源极保护电路的第一源极导电元件部分重叠。
-
公开(公告)号：CN102237400A
公开(公告)日：2011-11-09
申请号：CN201010170275.1
申请日：2010-04-30
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/739 , H01L29/06
Abstract: 本发明公开了一种静电放电防护装置，包括，一P型井区、一第一N型掺杂区、一第一P型掺杂区、一第二P型掺杂区以及一第二N型掺杂区。第一N型掺杂区形成在P型井区之中。第一P型掺杂区形成在第一N型掺杂区之中。第二P型掺杂区具有一第一部分以及一第二部分。第二P型掺杂区的第一部分形成于第一N型掺杂区之中。第二P型掺杂区的第二部分形成于第一N型掺杂区的外侧。第二N型掺杂区形成于第一部分之中。第一P型掺杂区、第一N型掺杂区、第二P型掺杂区以及第二N型掺杂区构成一绝缘栅双载子晶体管。通过本发明实施例的静电放电防护装置，可以降低或避免漏电流现象。
-
公开(公告)号：CN119518654A
公开(公告)日：2025-02-25
申请号：CN202311074356.5
申请日：2023-08-24
Applicant: 世界先进积体电路股份有限公司
IPC: H02H9/04
Abstract: 一种静电放电保护电路，其耦接第一接合垫，且包括静电放电检测电路、P型晶体管、N型晶体管、及放电电路。静电放电检测电路检测在第一接合垫上是否发生静电放电事件，以在第一节点上产生检测信号。P型晶体管具有耦接于第一接合垫的源极、耦接第二节点的漏极、及耦接第一节点以接收检测信号的栅极。N型晶体管具有耦接第二节点的漏极、耦接接地的源极、及耦接第二接合垫的栅极。放电电路耦接于第一接合垫与接地之间，且受控第二节点上的驱动信号。当静电放电保护电路处于操作模式时，第一接合垫接收第一电压，且第二接合垫接收第二电压。
-
公开(公告)号：CN118074495A
公开(公告)日：2024-05-24
申请号：CN202211477809.4
申请日：2022-11-23
Applicant: 世界先进积体电路股份有限公司
Abstract: 一种驱动电路，包括检测电路、控制电路、以及功率元件。检测电路耦接于第一电源端与第二电源端之间，且根据第一电源端的第一电压以及第二电源端的第二电压以在检测节点上产生检测电压。控制电路包括具有一背对背连接结构的一晶体管元件。晶体管元件耦接于接合垫与第一节点之间，且受控于检测电压。驱动电压产生于第一节点。功率元件耦接于接合垫与第二电源端之间，且受控于驱动电压。当在接合垫上发生静电放电事件时，晶体管元件根据检测电压而导通，且功率元件被驱动电压触发以提供介于接合垫与第二电源端之间的放电路径。驱动电路可以有效提供静电放电路径的电路，以避免在高压应用下无法有效地提供有效放电路径导致的元件损坏。
-
公开(公告)号：CN110828426B
公开(公告)日：2024-03-05
申请号：CN201810909639.X
申请日：2018-08-10
Applicant: 世界先进积体电路股份有限公司
IPC: H01L23/60
Abstract: 本发明提供一种半导体结构以及静电防护装置。该半导体结构包括：第一P型阱、第一P型扩散区、第一N型阱、第一N型扩散区、第二P型扩散区以及第一多晶硅层。第一P型扩散区设置于第一P型阱之内，且耦接至第一电极。第一N型阱与第一P型阱相邻。第一N型扩散区设置于第一N型阱之内。第二P型扩散区设置于第一P型扩散区以及第一N型扩散区之间，且设置于第一N型阱之内。第二P型扩散区以及第一N型扩散区耦接至第二电极。第一多晶硅层设置于第一P型扩散区之上。本发明可以有效的提升静电防护的机器放电模式的保护能力。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.044 seconds)
