公开(公告)号：CN115274839A

公开(公告)日：2022-11-01

申请号：CN202210933000.1

申请日：2022-08-04

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 罗婷 ,  魏佳男 ,  张培健 ,  付晓君 ,  王鹏 ,  陈仙 ,  易孝辉

IPC: H01L29/732 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明提供一种深槽隔离双极晶体管及其制造方法，通过设置在第一杂质类型衬底内的第一杂质类型重掺杂区，在过剩载流子向集电区‑衬底PN结输运的路径上引入了高复合率区域，减少了被集电区收集的过剩载流子数量，能够有效降低瞬时光电流的幅值并缩短其持续时间，从而大幅提高了深槽隔离双极晶体管的抗瞬时剂量率效应能力；第一杂质类型重掺杂区位于衬底中，不改变器件的本征区域结构和工艺流程，不影响器件的常规电学参数；第一杂质类型重掺杂区的形成方法简单，与常规器件相比，仅需增加一次离子注入流程，同时不需引出单独的金属接触，有利于降低工艺复杂度和制造成本；同时，在提高抗瞬时剂量率效应能力的同时，还能够提高抗单粒子效应能力。

公开(公告)号：CN116230531A

公开(公告)日：2023-06-06

申请号：CN202310230132.2

申请日：2023-03-10

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 张培健 ,  易孝辉 ,  陈仙 ,  洪敏 ,  魏佳男 ,  唐新悦 ,  朱坤峰 ,  谭开州 ,  罗婷 ,  张静 ,  徐学良 ,  付晓君 ,  王鹏

IPC: H01L21/331 ,  H01L29/10 ,  H01L29/737 ,  H01L29/735

Abstract: 本发明提供一种锗硅异质结双极晶体管及其制造方法，本发明采用赝埋层、基极接触面呈楔形和镍硅工艺，在衬底中形成赝埋层，在衬底的正面形成基极，基极的第一基区和第二基区接触面为楔形，在第一基区上形成楔形介电结构为侧面的沟槽，以楔形介电结构为掩膜进行离子注入，在第一基区的底部和赝埋层的顶部形成集电极，以介电结构为侧面的沟槽中形成发射极，采用镍硅工艺在发射极、基极及集电极形成欧姆接触的金属层。本发明在第一基区和第二基区采用楔形连接，增加了接触面积，减小基极电阻，通过在衬底中形成赝埋层以及镍硅工艺，减少埋层的形成，降低对热预算的需求，提升了工艺的复用性和可靠性。

公开(公告)号：CN119562583A

公开(公告)日：2025-03-04

申请号：CN202411308692.6

申请日：2024-09-19

Applicant: 中国电子科技集团公司第四十三研究所 ,  中国电子科技集团公司第二十四研究所

Inventor： 郑辰雅 ,  朱伟龙 ,  张伶鳦 ,  左标 ,  王鹏 ,  吴昊 ,  高东辉 ,  朱建港 ,  卢科委 ,  吴中东

IPC: H10D80/30 ,  H10D80/20 ,  H01L23/498 ,  H02M1/00

Abstract: 本发明涉及一种高可靠性、低寄生参数GaN混合集成模块。该GaN混合集成模块包括基板和设置在所述基板顶部的若干器件；若干器件包括GaN功率器件、驱动芯片及阻容器件。本发明利用先进的混合集成工艺将GaN功率器件与驱动芯片及电容器件集成在厚膜陶瓷基板上，能够避免键合丝引入的寄生参数与热噪声，同时低膨胀系数、高导热率、高绝缘性的陶瓷基板够快速传导功率器件的热量，基板上烧结的厚膜电路在高温、高电压的工作环境下都能够保持优良的稳定性。

公开(公告)号：CN115117155A

公开(公告)日：2022-09-27

申请号：CN202110919735.4

申请日：2021-08-11

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 谭开洲 ,  肖添 ,  张嘉浩 ,  杨永晖 ,  蒋和全 ,  李儒章 ,  张培健 ,  钟怡 ,  李孝权 ,  王鹏飞 ,  王鹏 ,  王育新 ,  唐昭焕 ,  裴颖 ,  李光波

IPC: H01L29/40 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种电阻场板非对称栅场效应器件及其制备方法，该电阻场板非对称栅场效应器件的最小可重复单元中设置有两个不对称的深槽型电阻场板结构，第一个电阻场板结构的顶端设有MOSFET结构且其与MOSFET结构的源极电极连接，第二个电阻场板结构的顶端引出控制电极，当MOSFET结构的源极电极与控制电极同电位连接时，由于两个电阻场板结构的结构不对称、存在差异，二者产生的电场耦合效果更好，更适应提升MOSFET耐压漂移区杂质浓度，降低了漂移区导通电阻而同时保持耐压，优化了导通电阻与耐压之间的基本矛盾，同时，电场耦合效果更好，对相邻的其他最小可重复单元的排斥挤压也降低，从而便于最小可重复单元的结构压缩，有利于结构小型化设计和高密度化设计。

公开(公告)号：CN114335164A

公开(公告)日：2022-04-12

申请号：CN202210048779.9

申请日：2022-01-17

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 谭开洲 ,  肖添 ,  张嘉浩 ,  杨永晖 ,  蒋和全 ,  李儒章 ,  张培健 ,  钟怡 ,  王鹏 ,  王育新 ,  付晓君 ,  唐昭焕

IPC: H01L29/40 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供了一种功率半导体器件及其制造方法，在外延层的终端区中设置多个沿第一方向贯穿外延层延伸至衬底中的第二电阻场板结构，且多个第二电阻场板结构在第一平面内呈放射状设置，从靠近元胞区的一侧延伸至远离元胞区的一侧，多个紧耦合的第二电阻场板结构形成一个向四周发散的更均匀的三维电场分布，优化了对元胞区空间耗尽区电荷的引导束缚效果，提高了整个功率半导体器件的耐压性能；终端区的第二电阻场板结构与元胞区的第一电阻场板结构均为第二代基于体内电阻场板的超结技术，工艺兼容，制造成本低，且工艺难度低；采用基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件超越摩尔的发展方向。

公开(公告)号：CN107786190B

公开(公告)日：2021-05-28

申请号：CN201711108482.2

申请日：2017-11-09

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 张盼盼 ,  徐青 ,  孟华群 ,  杭丽 ,  王鹏 ,  甘明富 ,  高兴国 ,  赵思源

IPC: H03K17/16 ,  H03K17/687

Abstract: 本发明涉及一种带漏电流消除技术的低导通电阻平坦度模拟开关，属于半导体技术领域。包括：第一PMOS晶体管、第一NMOS晶体管；第一PMOS晶体管的源极和漏极分别与第一NMOS晶体管的源极和漏极相连接，并作为模拟开关的输入端和输出端，第一PMOS晶体管和第一NMOS晶体管的栅极连接控制信号；还包括衬底控制晶体管、栅极控制电路Ⅰ和栅极控制电路Ⅱ，栅极控制电路Ⅰ可由第三PMOS晶体管、第三NMOS晶体管构成，栅极控制电路Ⅱ可由第四PMOS晶体管、第四NMOS晶体管构成。本发明中通过在传统模拟开关导通电阻平坦度设计基础上增加栅端控制电路，使得模拟开关导通电阻平坦度得到一定优化的同时，模拟开关切换瞬间在输出端口产生的瞬态漏电流也得以消除。