-
公开(公告)号：CN117370235A
公开(公告)日：2024-01-09
申请号：CN202311373817.9
申请日：2023-10-23
Applicant: 中国电子科技集团公司第五十八研究所
Abstract: 本发明公开一种SATA交换电路系统，属于高速数据通信领域，包括SATA桥片、上游2路SATA接口、下游6路SATA接口、时钟模块、复位模块、SPI模块、IIC模块、GPIO模块以及电源模块。利用SATA桥片为载体进行SATA高速数据交换，通过上游2路SATA接口将数据信号接入SATA桥片并写入合适的功能固件代码，可输出下游6路SATA接口，通过SATA接口可接入固态硬盘等SATA设备，从而进行数据的传输、交换和测试。由于稳定的电源环境，所以使用本电路系统，配置完成后只需上电就可直接运行，以前因接口不足而无法接入的SATA设备可以通过硬件上的平台搭建得以实现通信及数据交换，增加了通信效率，弥补了这一方面的不足，具有很大的意义。
-
公开(公告)号：CN117270669A
公开(公告)日：2023-12-22
申请号：CN202311216951.8
申请日：2023-09-20
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F1/3203 , G06F1/3234 , G06F13/42
Abstract: 本发明公开一种多端口PCIE桥接芯片电源管理架构及管理方法，属于集成电路领域，包括电源管理接口模块、电源管理总线模块和电源管理模块。电源管理接口模块可连接多个PCIE交换机下游端口或者在虚拟交换机模式下支持多个虚拟交换机的电源管理，电源管理总线模块连接电源管理接口模块，电源管理模块连接电源管理总线模块。本发明可以将多个PCIE交换机下游端口的电源管理请求和状态指示信号进行缓存，并上报给对应PCIE交换机上游端口，或者将多个PCIE交换机上游端口的电源管理请求和状态指示信号进行缓存，并转发给对应PCIE交换机下游端口，能以较高的效率和正确性将多个PCIE交换机端口的电源管理请求和状态指示信号发送至对应端口。
-
公开(公告)号：CN109581197A
公开(公告)日：2019-04-05
申请号：CN201811629155.6
申请日：2018-12-28
Applicant: 中国电子科技集团公司第五十八研究所
Abstract: 本发明公开了一种基于JTAG接口的SiP封装用测试系统，包括JTAG接口、SOC TAP控制器、指令寄存器、以及用于TDO输出的MUX模块，JTAG接口用于对SOC TAP控制器进行控制，SOC TAP控制器用于将SOC TAP控制器的指令发送给指令寄存器，指令寄存器用于根据指令寄存器接收的指令输出相应的测试模式的控制信号，指令寄存器的输出端还与所需的测试器件的输入端电连接。本发明允许多个调试工具对各自被调试内核的TAP控制器进行访问和调试，而不影响在其他内核上进行调试操作，具有结构简单、兼容JTAG协议的优点。
-
公开(公告)号：CN114460436B
公开(公告)日：2024-11-19
申请号：CN202111583691.9
申请日：2021-12-22
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G01R31/28 , G01R31/317 , G01R31/3183 , G06F30/30
Abstract: 本发明公开一种在EDA仿真中自适应生成ATE测试码的方法，属于数字集成电路EDA仿真领域。对被测电路进行ATE测试；根据所述被测电路的管脚，编写管脚信息文件；根据所述管脚信息文件，利用自动生成脚本生成测试码抓取模块和例化模块；将所述例化模块集成进EDA仿真平台中；选择所述EDA仿真平台中对应的功能进行仿真，同时输出ATE测试码，从而能够在EDA仿真中，根据仿真功能直接生成测试码，无需额外的工作量。
-
公开(公告)号：CN115098427A
公开(公告)日：2022-09-23
申请号：CN202210723815.7
申请日：2022-06-24
Applicant: 中国电子科技集团公司第五十八研究所
Abstract: 本发明涉及一种链路宽度自适应的实现方法，所述实现方法基于链路宽度自适应装置系统，且装置系统包括：轮询方式选择装置、LTSSM状态机模块、链路训练状态判断模块，端口间采用轮询的方式进行链路训练：从最大链路宽度开始，若linkup不成功，则以逐步递减的轮询模式进行链路训练，直到以某一链路宽度linkup成功；且轮询模式中采用链路协商机制，链路协商机制通过LTSSM状态机模块跳转实现，LTSSM状态机模块控制着PCIE链路协商的整个过程。本发明所述的实现方法可使正确的链路训练过程不需要依赖于PHY检测链路远端是否存在接收设备的正确结果。
-
Patent Agency Ranking
公开(公告)号：CN115098427B
公开(公告)日：2024-05-07
申请号：CN202210723815.7
申请日：2022-06-24
Applicant: 中国电子科技集团公司第五十八研究所
Abstract: 本发明涉及一种链路宽度自适应的实现方法，所述实现方法基于链路宽度自适应装置系统，且装置系统包括：轮询方式选择装置、LTSSM状态机模块、链路训练状态判断模块，端口间采用轮询的方式进行链路训练：从最大链路宽度开始，若linkup不成功，则以逐步递减的轮询模式进行链路训练，直到以某一链路宽度linkup成功；且轮询模式中采用链路协商机制，链路协商机制通过LTSSM状态机模块跳转实现，LTSSM状态机模块控制着PCIE链路协商的整个过程。本发明所述的实现方法可使正确的链路训练过程不需要依赖于PHY检测链路远端是否存在接收设备的正确结果。
-
公开(公告)号：CN115048327A
公开(公告)日：2022-09-13
申请号：CN202210667377.7
申请日：2022-06-14
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F13/40
Abstract: 本发明涉及芯片电路技术领域，具体涉及一种PCIE转SATA的桥接芯片，包括：一个PCIE接口、PCIE协议解析单元、数据路由及仲裁单元、一个SPI协议控制器、一个JTAG协议控制器、全局中断管理单元、多个SATA协议控制器、多个SATA接口，每一个SATA协议控制器对应于一个SATA接口连接。的数据路由及仲裁单元用于实现不同设备互相访问的路由及仲裁机制，其中的访问路径主要包括PCIE与SATA之间的数据交互，SPI使用主从两种不同模式访问芯片寄存器空间，JTAG访问芯片寄存器空间，并作为测试接口对芯片进行测试。全局中断管理单元，实现中断的传递，用以解决当接口数不足时，使用一个PCIE接口转接出多个SATA接口。
-
公开(公告)号：CN114994509A
公开(公告)日：2022-09-02
申请号：CN202210725964.7
申请日：2022-06-24
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G01R31/28 , G01R31/317 , G01R1/04
Abstract: 本发明涉及一种芯片可测性设计的方法，所述方法基于JTAG的可测性测试/调试系统装置，包括：激励模块，JTAG测试/调试端口，TAP控制器模块单元，指令解析模块单元，指令寄存器模块单元，目标模块输出MUX单元和对应目标模块单元。且本芯片可测性设计的方法能够分时复用地对多个对应目标模块进行测试或调试，该设计方法有三个特点：兼容通用标准协议；兼容大部分通用调试软件；允许多个调试工具对各自被调试模块或芯片的TAP控制器进行访问和调试，而不影响在其他模块或芯片进行调试操作。本发明基于通用协议接口进行测试调试，相比于已有的不兼容通用协议标准多个器件互联的方案，具有结构简单、通用性强、可扩展性强的特点。
-
公开(公告)号：CN114281499A
公开(公告)日：2022-04-05
申请号：CN202111574207.6
申请日：2021-12-21
Applicant: 中国电子科技集团公司第五十八研究所
Abstract: 本发明公开一种总线互连时的中断传递处理方法及系统，属于集成电路芯片领域，接收各中断源的中断请求并缓存；将接收到的中断请求进行分类，根据不同的中断类型将中断请求处理成相应格式的中断请求命令；根据申请要求和轮询算法，对中断请求命令进行仲裁，进行优先级的排序；将经过优先级处理后的中断请求命令转换成AXI总线格式的请求。本发明将各中断源进行缓存、分类、仲裁和格式转换后，最后生成基于AXI总线格式的中断请求，基于AXI总线格式的中线请求可以连接至相同或不同总线标准IP核，实现了总线与总线、总线与存储设备等之间的中断传递，相比于已有的多个不同中断源处理及提交的方案，具有结构简单、兼容性强的特点。
-
公开(公告)号：CN115048327B
公开(公告)日：2024-03-22
申请号：CN202210667377.7
申请日：2022-06-14
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F13/40
Abstract: 本发明涉及芯片电路技术领域，具体涉及一种PCIE转SATA的桥接芯片，包括：一个PCIE接口、PCIE协议解析单元、数据路由及仲裁单元、一个SPI协议控制器单元、一个JTAG协议控制器单元、全局中断管理单元、多个SATA协议控制器单元、多个SATA接口，每一个SATA协议控制器单元与一个SATA接口对应连接。数据路由及仲裁单元用于实现不同设备互相访问的路由及仲裁机制，其中的访问路由主要包括PCIE与SATA之间的数据交互，SPI使用主从两种不同模式访问芯片寄存器空间，JTAG访问芯片寄存器空间，并作为测试接口对芯片进行测试。全局中断管理单元，实现中断的传递，用以解决当接口数不足时，使用一个PCIE接口转接出多个SATA接口。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.116 seconds)
