-
公开(公告)号：CN112287623B
公开(公告)日：2022-08-02
申请号：CN202011195229.7
申请日：2020-10-30
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F30/327 , G06F30/33 , G06F30/367
Abstract: 本发明公开一种基于FPGA和V93000测试机的预测试平台，属于芯片测试领域，包括FPGA和V93000测试机，所述V93000测试机通过MS DPS板卡与所述FPGA的电源模块连接，为所述FPGA及外围电路供电，所述V93000测试机通过Pogo block模组与所述FPGA的IO模块进行通道直连；所述预测试平台还包括BPI FLASH模块、NorFLASH模块、时钟模块和SCI模块；其中，所述BPI FLASH模块与所述FPGA直连，用于存储SoC芯片的网表文件；所述NorFLASH模块通过电压转换后与所述FPGA进行连接，用于存储SoC芯片程序运行文件；所述FPGA通过SPI端口对所述时钟模块进行配置；所述SCI模块实现所述FPGA对串口读写的控制，与其他外设互联进行数据传输。
-
公开(公告)号：CN112763898A
公开(公告)日：2021-05-07
申请号：CN202011527393.3
申请日：2020-12-22
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G01R31/3185
Abstract: 本发明公开一种基于BSC单元特性的系统级边界扫描链的集成设计方法，属于集成电路可测性设计领域。在IP核的外部I/O端口下插入BSC单元，形成IP核局部边界扫描链；在SoC核心逻辑生成边界扫描链和JTAG控制器；然后在系统级，根据BSC单元的特性将IP核局部边界扫描链连接到SoC核心逻辑边界扫描链上，形成一个完整的系统级边界扫描链。在大规模集成电路可测性设计时，运用本发明的方法，能有效避免冗余测试逻辑的产生，同时减少对I/O端口的消耗，在系统级实现了简单高效的边界扫描测试，大大地降低了设计的复杂度。
-
公开(公告)号：CN110837241B
公开(公告)日：2021-03-30
申请号：CN201911156386.4
申请日：2019-11-22
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G05B19/042
Abstract: 本发明公开一种基于SIP的采样处理系统，属于信号处理技术领域。所述基于SIP的采样处理系统包括窄带模数转换裸片NB_ADC1、NB_ADC2，用于采样窄带信号；宽带模数转换裸片WB_ADC1、WB_ADC2，用于采样宽带信号；所述窄带模数转换裸片NB_ADC1、NB_ADC2和所述宽带模数转换裸片WB_ADC1、WB_ADC2均与信号控制处理裸片相连；所述信号控制处理裸片用于实时控制和信号处理，并通过数模转换裸片DAC_1、DAC_2发出信号。所述窄带模数转换裸片NB_ADC1、NB_ADC2、所述信号控制处理裸片以及所述数模转换裸片DAC_1、DAC_2通过SIP封装为一体。
-
公开(公告)号：CN112287623A
公开(公告)日：2021-01-29
申请号：CN202011195229.7
申请日：2020-10-30
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F30/327 , G06F30/33 , G06F30/367
Abstract: 本发明公开一种基于FPGA和V93000测试机的预测试平台，属于芯片测试领域，包括FPGA和V93000测试机，所述V93000测试机通过MS DPS板卡与所述FPGA的电源模块连接，为所述FPGA及外围电路供电，所述V93000测试机通过Pogo block模组与所述FPGA的IO模块进行通道直连；所述预测试平台还包括BPI FLASH模块、NorFLASH模块、时钟模块和SCI模块；其中，所述BPI FLASH模块与所述FPGA直连，用于存储SoC芯片的网表文件；所述NorFLASH模块通过电压转换后与所述FPGA进行连接，用于存储SoC芯片程序运行文件；所述FPGA通过SPI端口对所述时钟模块进行配置；所述SCI模块实现所述FPGA对串口读写的控制，与其他外设互联进行数据传输。
-
公开(公告)号：CN110659242A
公开(公告)日：2020-01-07
申请号：CN201910905187.2
申请日：2019-09-24
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F13/42
Abstract: 本发明公开一种MIL-STD-1553B总线协议控制器，属于集成电路设计互连总线技术领域。所述MIL-STD-1553B总线协议控制器包括仲裁器、配置寄存器模块、存储器模块、协议控制单元、并串转换模块、串并转换模块、曼彻斯特编码模块和曼彻斯特译码模块；其中，所述仲裁器、所述存储器模块、所述配置寄存器模块、所述并串转换模块、所述串并转换模块均和所述协议控制单元相连；所述仲裁器和所述存储器模块相连；所述并串转换模块和所述曼彻斯特编码模块相连，所述串并转换模块和所述曼彻斯特译码模块相连。本发明提供的MIL-STD-1553B总线协议控制器实现灵活可配置，能够运用在航空航天领域和民用技术领域，满足总线传输需求。
-
Patent Agency Ranking
公开(公告)号：CN104636687B
公开(公告)日：2017-12-22
申请号：CN201510093298.X
申请日：2015-03-02
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F21/72 , G06F11/273
Abstract: 本发明涉及一种提高硬件木马检测分辨率的电路设计方法及高效的硬件木马检测方法。首先在完成原始电路的功能设计后，将此电路按一定的规则分成不同的区域，对各个区域加上不同的门控时钟。其次，在电路内部添加一个自测试模块，在电路内部产生多种测试向量。然后在芯片的测试过程中，通过门控时钟单元关闭不工作区域的时钟，只测量一个区域工作时的瞬态电流曲线。最后，比较不同时间窗中电路进行相同操作对应的瞬态电流曲线。若将所有不同时间窗对应的电路瞬态电流曲线进行拟合后没有超出阈值且不发生曲线交叉，则认为电路中不含硬件木马，否则认为电路中含有硬件木马。本发明尤其适合检测电路规模较小的硬件木马。
-
公开(公告)号：CN105786748A
公开(公告)日：2016-07-20
申请号：CN201610106026.3
申请日：2016-02-25
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G06F13/40
CPC classification number: G06F13/4063
Abstract: 本发明提供了一种可编程高速接口输出数据输出装置。其包括数据缓存模块、数据输出控制模块、数据输出分配模块、数据输出模块、配置模块及状态记录模块。数据缓存模块将待输出的数据进行收集；数据输出分配模块通过读取数据缓存模块的异常工作状态并记录在状态记录模块中，进而由数据输出控制模块控制输出行为；数据输出控制模块接收配置模块的设置信息，数据输出分配模块通过设置信息完成对数据缓存模块中数据的分配；数据输出模块的多个并联的输出通道接收数据输出分配模块处理过的数据，同时在数据输出控制模块的控制下完成数据的外发。本发明不但提高了电路的灵活性和可扩展性，而且降低了制造成本。
-
公开(公告)号：CN114460436B
公开(公告)日：2024-11-19
申请号：CN202111583691.9
申请日：2021-12-22
Applicant: 中国电子科技集团公司第五十八研究所
IPC: G01R31/28 , G01R31/317 , G01R31/3183 , G06F30/30
Abstract: 本发明公开一种在EDA仿真中自适应生成ATE测试码的方法，属于数字集成电路EDA仿真领域。对被测电路进行ATE测试；根据所述被测电路的管脚，编写管脚信息文件；根据所述管脚信息文件，利用自动生成脚本生成测试码抓取模块和例化模块；将所述例化模块集成进EDA仿真平台中；选择所述EDA仿真平台中对应的功能进行仿真，同时输出ATE测试码，从而能够在EDA仿真中，根据仿真功能直接生成测试码，无需额外的工作量。
-
公开(公告)号：CN115934429B
公开(公告)日：2024-04-19
申请号：CN202211532822.5
申请日：2022-12-01
Applicant: 电子科技大学 , 中国电子科技集团公司第五十八研究所
Abstract: 本发明公开了一种面向跨芯片互连的并行数据在线校准系统及校准方法，涉及多片网络领域，包括设置有辅助校准片间接口的辅助校准裸芯，以及设置有可校准片间接口的可校准裸芯；辅助校准片间接口中设置有测试数据生成器；可校准片间接口中设置有重校准间隔计时器、测试数据检查器和片间互联修复器；辅助校准裸芯还包括至少一个其他片间接口，可校准片间接口与其所在裸芯中的至少一个其他片间接口之间设置有绕行输出通道。本发明可以在线检测LVDS并行数据跨片传输是否存在故障并根据实际情况对故障进行修复。本发明可以避免跨芯片互连电路因温度、电压降和老化等因素引发网络级故障，从而能够实时增强多片上网络跨芯片互连的可靠性。
-
公开(公告)号：CN117459074A
公开(公告)日：2024-01-26
申请号：CN202311408441.0
申请日：2023-10-27
Applicant: 中国电子科技集团公司第五十八研究所
Abstract: 本发明公开一种基于SIP技术的多路中频信号处理电路，属于集成电路领域，包括中频信号处理装置和CBGA837基板。所述中频信号处理装置包括中频信号处理SoC、ADC、DAC、电容。ADC完成中频信号的采样，中频信号处理SoC用于处理ADC采样的中频数字信号，并通过DAC输出响应信号。本发明采用所述中频信号处理装置和所述CBGA837基板通过SIP封装集成到单颗电路中，让装置可靠性更高、抗干扰能力更强、体积更小。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.248 seconds)
