-
公开(公告)号:CN118713685A
公开(公告)日:2024-09-27
申请号:CN202410695178.6
申请日:2024-05-31
Applicant: 中国电子科技集团公司第十四研究所
IPC: H04B1/00
Abstract: 本发明公开了一种基于FPGA的支持多带宽的信道化实时处理架构,属于信号处理领域,包括,控制信号解析模块对输入的控制信号进行解析,明确数据的关键参数,数据总带宽与信道个数判断模块对解析出的关键参数进行判断,要求信道个数需要为2的N次方或将信道个数扩充为大于原信道个数的最近的2的N次方,且信道个数与子信道带宽乘积需≥信道总带宽;单通道数据缓存与按行排序模块,根据输入的信道个数对输入数据进行重新排列,并对原始输入数据进行插入及复制操作;滤波器组数确认与选择模块将在总组数中选择信道个数组对应的滤波器系数,完成滤波系数的确认选取;本发明可以支持不同带宽下使用,满足带宽切换,适配绝大多数应用场景。
-
公开(公告)号:CN115130057A
公开(公告)日:2022-09-30
申请号:CN202210664666.1
申请日:2022-06-13
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明公开了一种基于FPGA的通用矩阵相关计算实现系统,参数配置模块用于系统参数的配置和管理,包括矩阵维数、计算内核规模模块参数;数据重排模块根据参数配置模块的参数,按照模块并行数对参与运算的矩阵数据进行重排,满足下一级矩阵相关计算模块输入要求;矩阵相关计算模块根据参数配置模块设置的参数,调整内核计算的矩阵单元规模,同时调整计算内核的并行数,对矩阵进行相关计算;输出重排模块对矩阵相关计算模块的并行计算结果进行输出重排,使得输出接口满足标准AXI协议。本发明实现两个矩阵的矩阵相关计算,支持标准的AXI接口协议,满足目前数字信号处理中矩阵相关计算的可靠性和精确性需求。
-
公开(公告)号:CN117491851A
公开(公告)日:2024-02-02
申请号:CN202311349630.5
申请日:2023-10-18
Applicant: 中国电子科技集团公司第十四研究所
IPC: G01R31/317
Abstract: 随着芯片制造工艺的提高,SET事件对各型芯片的正常工作产生的干扰也越来越大,因此急需设计一种单粒子瞬态脉冲注入技术,能够模仿SET事件的持续时间、出现频率、影响范围,以验证FPGA产品加固设计效果,成为星载产品开发的急切需求。为此,本发明提出了一种基于时钟相位控制的单粒子瞬态脉冲故障注入装置,通过控制输出时钟的相位特性,产生不同宽度、频率的脉冲信号模拟空间SET事件,可以用来验证FPGA抗辐照加固的正确性,从而进一步指导FPGA抗辐照加固设计。
-
-