-
公开(公告)号：CN115078941A
公开(公告)日：2022-09-20
申请号：CN202110267691.1
申请日：2021-03-12
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G01R31/26
Abstract: 本发明提供的一种半导体设备自动化维护检测系统以及方法，涉及半导体技术领域，包括：获取单元用于获取半导体设备中包含的工艺单元的列表信息；记录单元用于获取每个工艺单元的维护记录，并根据该维护记录生成历史维护信息；处理单元用于根据历史维护信息对全部工艺单元进行分类，并根据该分类的结果生成分类维护信息；计划单元用于根据分类维护信息对每个工艺单元生成对应的维护计划，并根据维护计划生成维护控制信息。在上述技术方案中，在自动控制下可以保证不同工艺单元中的零部件均能够得到及时且正确的维护检测控制，保证零部件在发生问题前得到及时的维护处理，保证半导体设备能够正常运转，形成良好的工作状态。
-
公开(公告)号：CN114566427A
公开(公告)日：2022-05-31
申请号：CN202011355394.4
申请日：2020-11-27
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/027 , H01L21/768
Abstract: 本发明提供的涉及半导体技术领域，尤其是涉及一种双大马士革结构成形方法，包括如下步骤：在介质层上设置一层光刻胶层，在该光刻胶层上设置阻挡层，在该阻挡层上设置另一层光刻胶层，两层所述光刻胶层采用不同的显影技术；对其中一层所述光刻胶层曝光处理，并在曝光后的该光刻胶层和所述阻挡层上显影成像；对另一层所述光刻胶层曝光处理，并在曝光后的该另一层光刻胶层上显影成像。在上述技术方案中，该双大马士革结构成形方法是连续进行两次光刻工艺，光刻工艺后仅需要在进行一次刻蚀工艺即可，减少了操作的步骤，有效降低了产出和设备投资费用，降低了成本。
-
公开(公告)号：CN113964029A
公开(公告)日：2022-01-21
申请号：CN202010707621.9
申请日：2020-07-21
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/306 , H01L27/108 , H01L21/8242
Abstract: 本公开提供一种半导体结构的平坦化方法及电子设备。该方法包括：提供待平坦化的半导体结构，并在所述半导体结构上选定目标区域；在所述半导体结构上形成掩模图案，以使除目标区域外其它区域被掩模覆盖；对目标区域的半导体结构以预设的剂量和能量进行离子注入，以强化材料物理性质；移除掩模图案，对半导体结构进行平坦化。本方案可以改善半导体结构中特征图案的线边缘粗糙度(LER)和/或线宽粗糙度(LWR)；可以保护半导体结构中特征图案平坦化后不变形；可以减少平坦化对对准标记的破坏，改善对准效果；可以改善对半导体结构进行平坦化后产生的凹陷型缺陷。对半导体结构的平坦化的改善，使得可以期待半导体器件良率品质的提升。
-
公开(公告)号：CN113964036B
公开(公告)日：2024-04-05
申请号：CN202010707616.8
申请日：2020-07-21
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/336 , H10B12/00
Abstract: 本公开提供一种半导体结构的制作方法及电子设备，所述方法包括：提供半导体衬底，半导体衬底上形成有至少两个栅堆叠；在半导体衬底上淀积非晶碳层，非晶碳层覆盖栅堆叠；在非晶碳层上形成掩模图形，以露出目标部位的非晶碳层的顶表面；使用掩模图形作为刻蚀掩模，刻蚀该非晶碳层，以去除目标部位的非晶碳层并露出目标栅堆叠；以目标栅堆叠为掩模，对目标栅堆叠两侧的半导体衬底进行Halo离子注入，形成Halo离子注入区；进行后续加工形成半导体结构。本公开由于光刻胶不在栅极图案上直接涂布，因而不会在栅极断差处形成光刻胶残余，也就是说可以从根本上消除光刻胶残余对Halo离子注入的影响。
-
公开(公告)号：CN114686057B
公开(公告)日：2023-06-02
申请号：CN202011606828.3
申请日：2020-12-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C09D129/04 , H01L21/027
Abstract: 本申请涉及一种图形化用水溶性抗反射涂层，以及使用该水溶性抗反射涂层进行图形化的方法，由于在正、负光刻胶层之间涂布了该水溶性抗反射涂层，避免了直接在正光刻胶层上涂布负光刻胶层引起的二者的反应而导致的不良等问题，从而能够很好的一并进行正光刻胶层和负光刻胶层的双光刻胶层涂布，极大地简化了工艺流程，节约了工艺时间和成本。
-
Patent Agency Ranking
公开(公告)号：CN114675487A
公开(公告)日：2022-06-28
申请号：CN202011547670.7
申请日：2020-12-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请公开了一种减少掩模版上图形布局误差的处理方法，包括：提供一空白掩模版；所述空白掩模版包括由下而上层叠设置的透明基板、缓冲层和遮光层；对所述遮光层进行图形化处理，得到图形化处理后的遮光层；对所述图形化处理后的遮光层进行图形检查及修正；对所述缓冲层进行刻蚀及清洗；对经过上述步骤处理后得到的掩模版进行退火处理，得到退火后的掩模版。本申请的减少掩模版上图形布局误差的处理方法，包括对遮光层进行图形化处理、图形检查及修正，对缓冲层进行刻蚀及清洗，对掩模版进行退火处理，退火处理的步骤能够释放累积的掩模版压力，进而减少局部图形布局误差。
-
公开(公告)号：CN114628317A
公开(公告)日：2022-06-14
申请号：CN202011443168.1
申请日：2020-12-11
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768
Abstract: 本申请涉及半导体制造领域，具体涉及一种先通孔双镶嵌方法，包括以下步骤：在半导体衬底的介质层内形成连接孔通孔；在所述介质层的上方以及连接孔通孔内形成水溶性聚合物层；在所述水溶性聚合物层上依次形成硬掩膜层旋涂硬掩膜层、底部抗反射层以及光刻胶图案；执行光刻、刻蚀工艺，以在所述通孔的上方形成与通孔连通的沟槽；在所述通孔以及所述沟槽内填充Cu。
-
公开(公告)号：CN114975107A
公开(公告)日：2022-08-30
申请号：CN202110205893.3
申请日：2021-02-24
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/308 , H01L21/311 , H01L21/3213
Abstract: 本公开具体可提供一种形成半导体图案的方法及半导体器件的制造方法。形成半导体图案的方法可以包括但不限于如下的步骤：提供半导体衬底，并在该半导体衬底上形成第一膜层。在第一膜层上形成牺牲层，在牺牲层上形成第一图案。在牺牲层内形成第二图案，其中第二图案与第一图案组成目标图案，然后将该目标图案转移到第一膜层上。半导体器件的制造方法包括但不限于本公开形成半导体图案的方法。本公开能够在已生成的图案基础上生成新的图案，已生成的图案与新的图案共同组成最终的图案，从而能够解决现有间距倍增技术无法适用于某些特殊图形的问题。本公开容易实现间距倍增的技术效果，能够较好地形成具有小间距的复杂半导体图案，适用范围较广。
-
公开(公告)号：CN114823491A
公开(公告)日：2022-07-29
申请号：CN202110120078.7
申请日：2021-01-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/027
Abstract: 本申请涉及半导体制造领域，具体涉及一种先通孔双镶嵌方法，包括以下步骤：在半导体衬底的介质层内形成通孔；共形沉积一层薄的底部抗反射层；沉积旋涂硬掩模层以填充所述通孔；执行光刻、刻蚀工艺，以在所述通孔的上方形成与通孔连通的沟槽；在所述通孔以及所述沟槽内填充金属层。本申请中的先通孔双镶嵌方法通过在以旋涂硬掩模等掩模保护材料填充通孔之前，先共形沉积了一层薄的底部抗反射涂层，从而能够更好地对通孔进行填充而避免后续旋涂硬掩模层填充时出现的缺陷，同时能防止下方发生过刻蚀而导致的性能不良。
-
公开(公告)号：CN114686057A
公开(公告)日：2022-07-01
申请号：CN202011606828.3
申请日：2020-12-28
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: C09D129/04 , H01L21/027
Abstract: 本申请涉及一种图形化用水溶性抗反射涂层，以及使用该水溶性抗反射涂层进行图形化的方法，由于在正、负光刻胶层之间涂布了该水溶性抗反射涂层，避免了直接在正光刻胶层上涂布负光刻胶层引起的二者的反应而导致的不良等问题，从而能够很好的一并进行正光刻胶层和负光刻胶层的双光刻胶层涂布，极大地简化了工艺流程，节约了工艺时间和成本。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.047 seconds)
