改善多晶硅膜层干法刻蚀速率稳定性的方法及刻蚀腔室

    公开(公告)号:CN115083877B

    公开(公告)日:2024-08-23

    申请号:CN202110264549.1

    申请日:2021-03-11

    Abstract: 本发明涉及一种改善多晶硅膜层干法刻蚀速率稳定性的方法及刻蚀腔室,属于半导体制造技术领域,解决了现有技术中在连续的刻蚀工艺中,随着刻蚀腔室刻蚀的晶圆数量的增加,腔室内壁吸附的氟离子会与溴化氢气体结合,造成对多晶硅膜质进行刻蚀的溴化氢含量的减少;在连续的刻蚀工艺中,随着刻蚀腔室刻蚀的晶圆数量的增加,刻蚀速率发生变化;因刻蚀速率的变化造成生产工艺良品率下滑和产品均一度下降的问题。本发明的改善多晶硅膜层干法刻蚀速率稳定性的方法,在刻蚀腔室内壁氟离子聚集区域设置氟离子捕获剂。实现了在连续刻蚀进程中保持刻蚀速率。

    一种半导体处理系统
    4.
    发明公开

    公开(公告)号:CN115083943A

    公开(公告)日:2022-09-20

    申请号:CN202110267663.X

    申请日:2021-03-11

    Abstract: 本发明公开一种半导体处理系统,涉及半导体加工技术领域,用于使处理前的晶圆与处理后的晶圆处在不同的空间,并清除处理前的晶圆及处理后的晶圆的表面的残留气体。该半导体处理系统包括:控制器及与控制器通信的处理腔室、真空传输腔室、设备前端模块、位于设备前端模块内的第一缓冲腔室及第二缓冲腔室。第一缓冲腔室及第二缓冲腔室均与处理腔室连通。控制器用于控制设备前端模块对晶圆进行上下料,控制处理腔室对晶圆进行处理。控制器还用于在晶圆进入处理腔室之前,控制第一缓冲腔室对晶圆进行清洁,在晶圆离开处理腔室之后,控制第二缓冲腔室对晶圆进行清洁。

    改善多晶硅膜层干法刻蚀速率稳定性的方法及刻蚀腔室

    公开(公告)号:CN115083877A

    公开(公告)日:2022-09-20

    申请号:CN202110264549.1

    申请日:2021-03-11

    Abstract: 本发明涉及一种改善多晶硅膜层干法刻蚀速率稳定性的方法及刻蚀腔室,属于半导体制造技术领域,解决了现有技术中在连续的刻蚀工艺中,随着刻蚀腔室刻蚀的晶圆数量的增加,腔室内壁吸附的氟离子会与溴化氢气体结合,造成对多晶硅膜质进行刻蚀的溴化氢含量的减少;在连续的刻蚀工艺中,随着刻蚀腔室刻蚀的晶圆数量的增加,刻蚀速率发生变化;因刻蚀速率的变化造成生产工艺良品率下滑和产品均一度下降的问题。本发明的改善多晶硅膜层干法刻蚀速率稳定性的方法,在刻蚀腔室内壁氟离子聚集区域设置氟离子捕获剂。实现了在连续刻蚀进程中保持刻蚀速率。

    一种半导体器件及其制造方法
    7.
    发明公开

    公开(公告)号:CN114628318A

    公开(公告)日:2022-06-14

    申请号:CN202011456891.3

    申请日:2020-12-10

    Abstract: 本发明公开一种半导体器件及其制造方法,涉及半导体集成电路技术领域,以解决钨塞中的钨被掏蚀,影响上下互联的导电效果的问题。所述半导体器件的制造方法包括:提供金属层和层间介质层,其中,所述层间介质层具有通孔。在层间介质层的通孔侧壁形成保护侧墙。沿高度方向刻蚀部分所述层间介质层,以使所述保护侧墙的顶部高于所述层间介质层的顶部。在具有所述保护侧墙的所述通孔内形成金属塞结构,其中,所述保护侧墙的顶部高于所述金属塞结构的顶部。在所述金属塞结构上形成金属线。所述半导体器件包括上述技术方案所提的半导体器件的制造方法。本发明提供的半导体器件的制造方法用于制造半导体器件。

    一种半导体器件及其制造方法
    8.
    发明公开

    公开(公告)号:CN114520186A

    公开(公告)日:2022-05-20

    申请号:CN202011300831.2

    申请日:2020-11-18

    Abstract: 本发明公开一种半导体器件及其制造方法,涉及半导体制造技术领域,以解决铜互连线之间产生铜桥的问题。所述半导体器件的制造方法,包括:提供一基底,基底上具有多个第一沟槽。在多个第一沟槽中形成铜互连线。形成覆盖铜互连线以及基底的第一介质层。对第一介质层和部分基底进行图案化处理,得到多个第二沟槽,每个第二沟槽位于相邻两个第一沟槽之间。至少在第二沟槽中形成第二介质层。所述半导体器件采用上述技术方案所提的半导体器件的制造方法制造。

Patent Agency Ranking