III-V族半导体的外延结构、其生长方法及应用

    公开(公告)号:CN119698023A

    公开(公告)日:2025-03-25

    申请号:CN202311211568.3

    申请日:2023-09-19

    Abstract: 本发明公开了一种III‑V族半导体的外延结构、其生长方法及应用。所述外延结构包括沿指定方向依次层叠设置的衬底、中间层、刻蚀停止层、沟道层以及势垒层;其中沟道层和势垒层组成异质结,V族极性面朝向刻蚀停止层;刻蚀停止层包括周期性层叠的第一和第二亚层,当进行刻蚀时,第一亚层的刻蚀速率高于第二亚层。本发明所提供的外延结构采用多层叠层结构作为刻蚀停止层,提高了第二亚层的等效总厚度,且避免了单独较厚的第二亚层的裂纹等缺陷,不仅可以根据需要实现一定厚度的有源层结构,而且可以有效降低界面粗糙度及界面态密度,能够获得载流子密度高、迁移率高的稳定均一高质量的III族极性异质结器件。

    一种高电子迁移率晶体管结构及其制作方法与应用

    公开(公告)号:CN117080262A

    公开(公告)日:2023-11-17

    申请号:CN202210490618.5

    申请日:2022-05-10

    Abstract: 本发明公开了一种高电子迁移率晶体管结构及其制作方法与应用。所述晶体管结构包括外延结构以及与所述外延结构配合的源极、漏极和栅极,所述外延结构包括异质结,所述异质结内形成有载流子沟道,所述载流子沟道分布于被栅极在外延结构上的正投影所覆盖的区域内;其中,所述外延结构还包括重掺杂区和高阻区,所述重掺杂区设置在异质结上且与载流子沟道形成欧姆接触,所述源极、漏极均与重掺杂区形成欧姆接触,并且源极与栅极之间和漏极与栅极之间均被高阻区分隔。本发明利用重掺杂区和高阻区形成的复合层作为栅极支撑层,实现了短沟道、近全栅控、几乎无接入区串联电阻、低寄生效应的高电子迁移率晶体管结构,器件膝点电压低、线性度高、频率特性好、输出效率高。

    基于复合势垒层结构的III族氮化物增强型HEMT及其制作方法

    公开(公告)号:CN110034186B

    公开(公告)日:2021-03-16

    申请号:CN201810031021.8

    申请日:2018-01-12

    Abstract: 本发明公开了一种基于复合势垒层结构的III族氮化物增强型HEMT及其制作方法。所述HEMT包括分别作为沟道层、势垒层的第一、第二半导体,作为p型层的第三半导体,源极、漏极以及栅极等;其中势垒层上对应于栅极的区域内形成有凹槽结构,其与第三半导体及栅极配合形成p型栅,并且第二半导体包括依次设置于第一半导体上的第一、第二结构层;相对于选定刻蚀试剂,第一结构层较之第二结构层具有更高耐刻蚀性能。本发明的HEMT结构可被更为精确地调控,同时还具有更佳器件性能,如正向栅极漏电和栅阈值电压摆幅被显著改善,器件阈值电压的片内均匀性可以得到保证,同时其更易于制作,适用于规模生产。

    III族氮化物半导体隧道结及其制备方法与应用

    公开(公告)号:CN110085707A

    公开(公告)日:2019-08-02

    申请号:CN201810074110.0

    申请日:2018-01-25

    Abstract: 本发明公开了一种III族氮化物半导体隧道结及其制备方法与应用。所述氮化物半导体隧道结的制备方法包括:形成包含p型氮化物层和n型氮化物层的隧道结;至少使所述p型氮化物层的局部区域暴露在外;对所述隧道结进行热处理,使所述p型氮化物层内至少部分的H逃逸出。藉由本发明的方法,可以有效提高隧道结中p型材料中掺杂元素的激活效率,降低隧道结的串联电阻,提升隧道结的隧穿几率,当将此类隧道结应用于发光二极管、超辐射发光二极管、激光器等半导体器件时,可以大幅减小器件的串联电阻,有效提升器件的输出功率和可靠性。

Patent Agency Ranking