公开(公告)号：CN116107962A

公开(公告)日：2023-05-12

申请号：CN202211693930.0

申请日：2022-12-28

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 吴明杰 ,  李玉洁 ,  刘洋

IPC: G06F15/78 ,  G06F30/343 ,  G06F30/347

Abstract: 本发明提供一种动态可重构的装箱方法，包括：分别获取可重构区和静态区的逻辑单元；检测所述静态区和所述可重构区连接的交互信号；基于所述交互信号创建所述静态区和所述可重构区的接口连接的输入逻辑单元和输出逻辑单元。通过解析可重构区模块的输入输出端口，生成数据交互接口，实现静态区和可重构区交互，可以将单独的打包后的可重构逻辑单元块进行合理布局布线以及生成动态可重构码流，克服了实现动态局部可重构的难点，有利于提高系统的灵活性以及编译效率。本发明提供的可重构模块、FPGA芯片具有相应优势。

公开(公告)号：CN116029238A

公开(公告)日：2023-04-28

申请号：CN202310301691.8

申请日：2023-03-27

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 曲志明 ,  吴明杰 ,  刘洋

IPC: G06F30/3312 ,  G06F7/501

Abstract: 本发明提供了一种对加法器进行时序分析的方法及装置，通过将有加法器属性的逻辑单元Cell都单独提取出来重新封装成加法器箱子，从而使加法器逻辑单元独立出来，并且发现，加法器在时序分析时，其时序计算只与信号所输入的端口以及输出端口有关，因此预先计算出每个输入端口到各输出端口的延时并保存，在以后的时序分析中，对于加法器，只需要提取保存的时序延时即可，由于在一个FPGA中，有很多的加法器，通过本发明的方法，可以节省大量的延时计算时间，提高了时序分析的速度。

公开(公告)号：CN116029238B

公开(公告)日：2023-06-16

申请号：CN202310301691.8

申请日：2023-03-27

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 曲志明 ,  吴明杰 ,  刘洋

IPC: G06F30/3312 ,  G06F7/501

Abstract: 本发明提供了一种对加法器进行时序分析的方法及装置，通过将有加法器属性的逻辑单元Cell都单独提取出来重新封装成加法器箱子，从而使加法器逻辑单元独立出来，并且发现，加法器在时序分析时，其时序计算只与信号所输入的端口以及输出端口有关，因此预先计算出每个输入端口到各输出端口的延时并保存，在以后的时序分析中，对于加法器，只需要提取保存的时序延时即可，由于在一个FPGA中，有很多的加法器，通过本发明的方法，可以节省大量的延时计算时间，提高了时序分析的速度。

公开(公告)号：CN115496025B

公开(公告)日：2023-03-03

申请号：CN202211386718.X

申请日：2022-11-07

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 杨沛宇 ,  曲志明 ,  吴明杰 ,  李玉洁 ,  刘洋

IPC: G06F30/347 ,  G06F30/33 ,  G06F30/392 ,  G06F30/398

Abstract: 本发明提供了一种可编程逻辑器件的自动优化布局方法及设备，该方法主要包括：首先在布局算法完成后，检查布局结果之前进行本发明方法；从时序模块获取延迟较大的路径节点；寻找可以移动的节点；评估移动的结果。本方案能够实现逻辑器件布局的自动判断和优化，方法便捷，适应性广。

公开(公告)号：CN115496025A

公开(公告)日：2022-12-20

申请号：CN202211386718.X

申请日：2022-11-07

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 杨沛宇 ,  曲志明 ,  吴明杰 ,  李玉洁 ,  刘洋

IPC: G06F30/347 ,  G06F30/33 ,  G06F30/392 ,  G06F30/398

Abstract: 本发明提供了一种可编程逻辑器件的自动优化布局方法及设备，该方法主要包括：首先在布局算法完成后，检查布局结果之前进行本发明方法；从时序模块获取延迟较大的路径节点；寻找可以移动的节点；评估移动的结果。本方案能够实现逻辑器件布局的自动判断和优化，方法便捷，适应性广。

公开(公告)号：CN114611447A

公开(公告)日：2022-06-10

申请号：CN202210260608.2

申请日：2022-03-16

Applicant: 中科亿海微电子科技(苏州)有限公司

Inventor： 杨沛宇 ,  李玉洁 ,  王鑫楠 ,  刘洋 ,  邵林林 ,  吴明杰

IPC: G06F30/347

Abstract: 本发明涉及一种可编程逻辑器件布线调整方法、装置、计算机及存储介质，其中，所述方法包括：获取上一次布线生成的布线结果文件和布线输入文件；检查电路设计及约束是否进行改动，若否，则读取用户修改的路径信息，并判断是否存在未连接上的路径；当判断存在未连接上的路径时，获取用户修改的布线路径，并依据断开点对布线路径进行标记，以生成新的布线路径；当判断不存在未连接上的路径时，则判断路径信息是否存在拥塞，若是，则保持用户修改的布线路径不变，对拥塞的信号进行正常布线。在基于已有布线结果的基础上，根据用户修改的路径信息，进行检查判断后实现自动布线操作，从而能够满足用户不同的调整需求，增加了布线的灵活性和电路的性能。