-
公开(公告)号：CN114611447A
公开(公告)日：2022-06-10
申请号：CN202210260608.2
申请日：2022-03-16
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F30/347
Abstract: 本发明涉及一种可编程逻辑器件布线调整方法、装置、计算机及存储介质，其中，所述方法包括：获取上一次布线生成的布线结果文件和布线输入文件；检查电路设计及约束是否进行改动，若否，则读取用户修改的路径信息，并判断是否存在未连接上的路径；当判断存在未连接上的路径时，获取用户修改的布线路径，并依据断开点对布线路径进行标记，以生成新的布线路径；当判断不存在未连接上的路径时，则判断路径信息是否存在拥塞，若是，则保持用户修改的布线路径不变，对拥塞的信号进行正常布线。在基于已有布线结果的基础上，根据用户修改的路径信息，进行检查判断后实现自动布线操作，从而能够满足用户不同的调整需求，增加了布线的灵活性和电路的性能。
-
公开(公告)号：CN113568598B
公开(公告)日：2021-12-14
申请号：CN202111130658.0
申请日：2021-09-26
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F7/575
Abstract: 本发明提供了一种基于yosys实现求和运算的FPGA逻辑综合方法及装置，使用yosys将求和运算的用户电路描述文件解析生成语法树；根据语法树中的节点类型提取出描述求和模块的RTL级数据对象，形成RTL级数据对象集合；将RTL级数据对象集合转化为逻辑门级对象集合，建立逻辑门级对象之间的进位链信号连接；打印提取逻辑网表文件。通过将RTL级Cell对象的多位宽操作数进行拆分，建立多个单位宽的逻辑门级Cell对象集合，在新建逻辑门级Cell对象的同时新建表示求和运算产生的Wire类型的进位信号，由于逻辑门级对象中增加了进位信号，并且将进位信号作为操作数，减少了求和运算中的逻辑单元块的使用数量。
-
Patent Agency Ranking
公开(公告)号：CN113568598A
公开(公告)日：2021-10-29
申请号：CN202111130658.0
申请日：2021-09-26
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F7/575
Abstract: 本发明提供了一种基于yosys实现求和运算的FPGA逻辑综合方法及装置，使用yosys将求和运算的用户电路描述文件解析生成语法树；根据语法树中的节点类型提取出描述求和模块的RTL级数据对象，形成RTL级数据对象集合；将RTL级数据对象集合转化为逻辑门级对象集合，建立逻辑门级对象之间的进位链信号连接；打印提取逻辑网表文件。通过将RTL级Cell对象的多位宽操作数进行拆分，建立多个单位宽的逻辑门级Cell对象集合，在新建逻辑门级Cell对象的同时新建表示求和运算产生的Wire类型的进位信号，由于逻辑门级对象中增加了进位信号，并且将进位信号作为操作数，减少了求和运算中的逻辑单元块的使用数量。
-
公开(公告)号：CN111414725A
公开(公告)日：2020-07-14
申请号：CN202010176545.3
申请日：2020-03-13
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F30/34 , G06F30/327 , G06F30/392
Abstract: 一种针对FPGA可动态扩展的软件布线结构建模方法和装置，其有效地解决了当FPGA器件规模扩大时其结构信息占用软件内存过大的问题，同时省去了依据排布信息“拼接”产生FPGA整体布线资源图的时间，提高了结构建模的性能。方法包括：(1)建立FPGA系列Series信息；(2)建立FPGA器件Device信息。
-
公开(公告)号：CN110472340B
公开(公告)日：2023-11-03
申请号：CN201910759282.6
申请日：2019-08-16
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F30/392
Abstract: 本发明公开了一种布线结构的建模方法和装置。该方法包括：确定FPGA系列信息，FPGA系列信息包括FPGA基本模块布线结构信息和FPGA基本模块互连信息；根据FPGA系列信息确定构成FPGA器件的基本模块的集合；基于基本模块的集合建立FPGA器件信息。该方法提供的就是基于FPGA系列(Series)信息以及定制的FPGA器件排布信息来建立整个FPGA芯片布线资源图信息(Routing Resource Graph，RRG)的一种方法，即不需要产生FPGA芯片完整的版图结构或网表信息，可直接通过“拼接”方式得到期望的FPGA器件的布线结构信息。
-
公开(公告)号：CN110472340A
公开(公告)日：2019-11-19
申请号：CN201910759282.6
申请日：2019-08-16
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种布线结构的建模方法和装置。该方法包括：确定FPGA系列信息，FPGA系列信息包括FPGA基本模块布线结构信息和FPGA基本模块互连信息；根据FPGA系列信息确定构成FPGA器件的基本模块的集合；基于基本模块的集合建立FPGA器件信息。该方法提供的就是基于FPGA系列(Series)信息以及定制的FPGA器件排布信息来建立整个FPGA芯片布线资源图信息(Routing Resource Graph，RRG)的一种方法，即不需要产生FPGA芯片完整的版图结构或网表信息，可直接通过“拼接”方式得到期望的FPGA器件的布线结构信息。
-
公开(公告)号：CN111414725B
公开(公告)日：2023-10-31
申请号：CN202010176545.3
申请日：2020-03-13
Applicant: 中科亿海微电子科技(苏州)有限公司
IPC: G06F30/34 , G06F30/327 , G06F30/392
Abstract: 一种针对FPGA可动态扩展的软件布线结构建模方法和装置，其有效地解决了当FPGA器件规模扩大时其结构信息占用软件内存过大的问题，同时省去了依据排布信息“拼接”产生FPGA整体布线资源图的时间，提高了结构建模的性能。方法包括：(1)建立FPGA系列Series信息；(2)建立FPGA器件Device信息。
-
-
-
-
-
-
Search Results
7
records
(took 0.036 seconds)
