-
公开(公告)号：CN102487240B
公开(公告)日：2014-02-05
申请号：CN201010569395.9
申请日：2010-12-01
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H02M1/088
Abstract: 一种电压转换速率控制电路和输出电路，所述电压转换速率控制电路包括：至少两个不同驱动能力的反相器，一个所述反相器对应一种电压转换速率；根据需要的电压转换速率，选择对应的反相器输出信号。本发明的电压转换速率控制电路能在高频输入条件下区分输出信号的电压转换速率，区分率达90％。所述电压转换速率控制电路与电压转换电路、反相电路结合，产生具有包络特性的两个信号并分别用于控制输出PMOS驱动管和输出NMOS驱动管，可以避免在输出PMOS驱动管和输出NMOS驱动管产生漏电流。
-
公开(公告)号：CN102487240A
公开(公告)日：2012-06-06
申请号：CN201010569395.9
申请日：2010-12-01
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H02M1/088
Abstract: 一种电压转换速率控制电路和输出电路，所述电压转换速率控制电路包括：至少两个不同驱动能力的反相器，一个所述反相器对应一种电压转换速率；根据需要的电压转换速率，选择对应的反相器输出信号。本发明的电压转换速率控制电路能在高频输入条件下区分输出信号的电压转换速率，区分率达90％。所述电压转换速率控制电路与电压转换电路、反相电路结合，产生具有包络特性的两个信号并分别用于控制输出PMOS驱动管和输出NMOS驱动管，可以避免在输出PMOS驱动管和输出NMOS驱动管产生漏电流。
-
公开(公告)号：CN101630683B
公开(公告)日：2011-03-23
申请号：CN200810040570.8
申请日：2008-07-15
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/04 , H01L21/8249
CPC classification number: H01L27/0259 , H01L29/7835
Abstract: 一种集成静电放电器件，包括具有第一导电类型的半导体衬底，以及形成于所述衬底内的具有第二导电类型的阱区。所述阱区具有第一厚度。所述器件包括MOS晶体管，第一双极晶体管，以及第二双极晶体管。所述MOS晶体管包括所述阱区内具有第二厚度的第一轻掺杂漏极区、以及所述第一轻掺杂漏极区内的漏极区和发射极区。所述发射极区具有第二导电类型。第一双极晶体管与发射极区、第一轻掺杂漏极区以及阱区相关联，且第一双极晶体管具有第一触发电压。第二双极晶体管与第一轻掺杂漏极区、阱区及衬底相关联，且第二双极晶体管具有第二触发电压。
-
公开(公告)号：CN101630683A
公开(公告)日：2010-01-20
申请号：CN200810040570.8
申请日：2008-07-15
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/04 , H01L21/8249
CPC classification number: H01L27/0259 , H01L29/7835
Abstract: 一种集成静电放电器件，包括具有第一导电类型的半导体衬底，以及形成于所述衬底内的具有第二导电类型的阱区。所述阱区具有第一厚度。所述器件包括MOS晶体管，第一双极晶体管，以及第二双极晶体管。所述MOS晶体管包括所述阱区内具有第二厚度的第一轻掺杂漏极区、以及所述第一轻掺杂漏极区内的漏极区和发射极区。所述发射极区具有第二导电类型。第一双极晶体管与发射极区、第一轻掺杂漏极区以及阱区相关联，且第一双极晶体管具有第一触发电压。第二双极晶体管与第一轻掺杂漏极区、阱区及衬底相关联，且第二双极晶体管具有第二触发电压。
-
公开(公告)号：CN101459150A
公开(公告)日：2009-06-17
申请号：CN200710094487.4
申请日：2007-12-13
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L23/482 , H01L23/522 , H01L21/60 , H01L21/768
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 一种多层布线结构及形成多层布线结构的方法。所述形成多层布线结构的方法包括：至少形成一层具有第一区域金属布线层和第二区域金属布线层的金属布线层，所述第二区域金属布线层与第一区域金属布线层不相连；形成所述金属布线层的上层布线结构；将所述第一区域金属布线层与上层布线结构中的金属布线层相连。所述多层布线结构及形成多层布线结构的方法分散了上层布线结构对下层布线结构的压力，增加了布线结构之间的支撑力，避免了布线结构出现塌陷。
-
Patent Agency Ranking
公开(公告)号：CN100428472C
公开(公告)日：2008-10-22
申请号：CN200510029193.4
申请日：2005-08-24
Applicant: 中芯国际集成电路制造(上海)有限公司
CPC classification number: H01L27/0259
Abstract: 本发明提供了ESD保护技术。一种ESD保护器件包括设置在半导体衬底中的第一阱区和第二阱区，并且隔离区位于中间。N+注入区被设置在第二阱区中，并且在第一节点处耦合在一起。NLDD区被设置在N+注入区之间，并且环形注入位于每个NLDD区之下。当第一节点的电压超过击穿电压时，电流放电路径由对应的NLDD区和环形注入所限定。在一个具体实施例中，所述击穿电压小于逻辑门氧化物的击穿电压。
-
公开(公告)号：CN101123430A
公开(公告)日：2008-02-13
申请号：CN200610029913.1
申请日：2006-08-10
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor： 俞大立
IPC: H03K19/0185 , H03K19/0175
Abstract: 一种电平转换电路，包括：第一NMOS晶体管(202a)和第二NMOS晶体管(202b)组成的降压电路；第一PMOS晶体管(204a)和第二PMOS晶体管(204b)组成的升压电路；其中，所述第一NMOS晶体管(202a)与第二NMOS晶体管(202b)源极接地，栅极和输入端连接；第二NMOS晶体管(202b)栅极通过一反相器连接至所述输入端，漏极与输出端连接；所述第一PMOS晶体管(204a)源极和第一高电平电源电连接，漏极与所述第一NMOS晶体管(202a)漏极电连接，栅极和输出端电连接；所述第二PMOS晶体管(204b)源极和第一高电平电源电连接，漏极与输出端电连接，栅极与所述第一NMOS晶体管(202a)漏极电连接；所述第一NMOS晶体管(202a)和第二NMOS晶体管(202b)为薄栅晶体管。该电平转换电路具有较快的转换速度，较低的功耗。
-
公开(公告)号：CN100362657C
公开(公告)日：2008-01-16
申请号：CN200410093466.7
申请日：2004-12-22
Applicant: 中芯国际集成电路制造(上海)有限公司
CPC classification number: H01L24/05 , H01L2224/02166 , H01L2224/04042 , H01L2224/05556 , H01L2224/48463 , H01L2924/14 , H01L2924/00
Abstract: 半导体集成电路的内连焊盘，焊盘包括：六层金属层(M1-M6)，分别设置在相邻金属层之间的多层介质层；和设置在发明焊盘的最底层金属层(M1)和顶层金属层(M6)之间金属电路(2)；其特征是，焊盘最底层金属层(M1)和顶层金属层(M6)的尺寸与焊盘的整体尺寸相同，最底层金属层(M1)和顶层金属层(M6)之间镶嵌类似于金属-介质-金属(MIM)结构的无源装置，无源装置的金属层不连续，无源装置的金属层图形随着电路图形变化而变化。
-
公开(公告)号：CN1841730A
公开(公告)日：2006-10-04
申请号：CN200510024850.6
申请日：2005-03-30
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/00 , H01L27/092 , G06F13/00
CPC classification number: H03K19/0013
Abstract: 一种避免瞬态短路电流的技术。集成电路包括具有第一电源电压电平的第一节点。第一电平移动电路连接在第一节点和第一路径之间。第二电平移动电路连接在第一节点和第二路径之间。第一路径包括偶数个反相器级而第二路径包括奇数个反相器级。第一和第二电平移动电路以第二电源电压电平输出信号。集成电路还包括串联在第二节点和参考电压之间的PMOS晶体管和NMOS晶体管，第二节点具有第二电源电压电平。PMOS晶体管的栅极连接到第一路径并且NOMS晶体管的栅极连接到第二路径。在上电期间，当所述第二节点在所述第一节点之前加电时，连接在PMOS和NMOS晶体管之间的I/O焊盘具有高阻抗。在另一具体实施例中，第一和第二路径的反相器级可以分别被替换为上拉或下拉电路。
-
公开(公告)号：CN101753129B
公开(公告)日：2011-11-30
申请号：CN200810203803.1
申请日：2008-12-01
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H03K19/0175 , H03K19/0185
Abstract: 本发明提供了一种可承受高电压的输出缓冲器，包括输入模块、上拉模块、下拉模块、使能控制模块和限压模块，输入模块的输入端连接输入信号和输出使能信号，限压模块与一反相器相连，反相器的输出信号控制限压模块的导通，反相器的输入信号为输出使能信号的非，本发明有效地提高了标准输入输出电路作为开漏电路时输出波形的性能，同时降低了限压晶体管上所承受的最大电压，提高了电路的可靠性，从而保证了整个电路的稳定运行。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.063 seconds)
