公开(公告)号：CN101572234B

公开(公告)日：2011-03-23

申请号：CN200810036944.9

申请日：2008-04-28

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 李家豪

IPC: H01L21/336 ,  H01L21/28 ,  G06F17/50

CPC classification number: H01L21/28035

Abstract: 本发明涉及制造MOS器件的方法，更具体涉及利用多晶硅基脚特性实现低漏电流的PMOS器件的加工方法。该方法包括提供半导体衬底。形成覆盖半导体衬底的栅极介电层和覆盖所述栅极介电层的多晶硅栅极。多晶硅栅极的特征在于厚度、宽度和多晶硅基脚外形。在一个具体的实施方案中，所述方法进行TCAD模拟并由所述模型确定由于多晶硅基脚外形的器件性能的响应。所述方法使用模型提供制造多晶硅栅极的工艺控制窗。

公开(公告)号：CN101935824A

公开(公告)日：2011-01-05

申请号：CN200910054410.3

申请日：2009-07-03

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 吴汉明 ,  李家豪 ,  陈军

IPC: C23C14/48 ,  H01L21/265

CPC classification number: H01J37/3171 ,  H01J37/3007 ,  H01J2237/055 ,  H01J2237/0825 ,  H01L21/2236 ,  H01L21/26513 ,  H01L29/0847 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供了一种离子注入方法、离子注入设备及形成轻掺杂结构的方法，形成轻掺杂结构的方法包括步骤：提供半导体衬底；发射离子束；将离子束进行加速，使得加速后的所述离子束包括至少两部分能量不同的第一部分离子和第二部分离子，其中所述第一部分离子的能量为第一能量，所述第二部分离子的能量为第二能量，且所述第一能量大于所述第二能量；将加速后的所述离子束进行偏转；将偏转后的所述离子入射所述半导体衬底。本发明采用在一次离子注入中注入不同能量的离子，使得形成的具有轻掺杂结构的MOS器件的饱和电流增大，而且漏电流减小，并且简化了离子注入工艺。

公开(公告)号：CN101458720A

公开(公告)日：2009-06-17

申请号：CN200710094484.0

申请日：2007-12-13

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 黄艳 ,  李家豪

IPC: G06F17/50 ,  H01L27/02

Abstract: 一种减小SRAM阱邻近效应的方法，提供至少三个SRAM初始布图，所述每一个SRAM初始布图中具有邻接边界的相邻N阱和P阱；将单个SRAM初始布图同一阱中两条边界向相反方向移动相同距离获得对应的SRAM更新布图；所述各个SRAM更新布图N阱宽度不同；测量至少3个根据SRAM更新布图形成的SRAM器件的电性参数，得到测得的电性参数变化趋势；若所测得的电性参数变化趋势与对应目标值的变化趋势相同，则比较所测得电性参数与对应的目标值；若所述测得的电性参数与对应目标值的差值在容忍范围之内，则采用该电性参数对应的SRAM更新布图。所述减小SRAM阱邻近效应的方法较直观并且效率较高。

公开(公告)号：CN101935824B

公开(公告)日：2013-03-06

申请号：CN200910054410.3

申请日：2009-07-03

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 吴汉明 ,  李家豪 ,  陈军

IPC: C23C14/48 ,  H01L21/265

CPC classification number: H01J37/3171 ,  H01J37/3007 ,  H01J2237/055 ,  H01J2237/0825 ,  H01L21/2236 ,  H01L21/26513 ,  H01L29/0847 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供了一种离子注入方法、离子注入设备及形成轻掺杂结构的方法，形成轻掺杂结构的方法包括步骤：提供半导体衬底；发射离子束；将离子束进行加速，使得加速后的所述离子束包括至少两部分能量不同的第一部分离子和第二部分离子，其中所述第一部分离子的能量为第一能量，所述第二部分离子的能量为第二能量，且所述第一能量大于所述第二能量；将加速后的所述离子束进行偏转；将偏转后的所述离子入射所述半导体衬底。本发明采用在一次离子注入中注入不同能量的离子，使得形成的具有轻掺杂结构的MOS器件的饱和电流增大，而且漏电流减小，并且简化了离子注入工艺。

公开(公告)号：CN102142383B

公开(公告)日：2013-01-02

申请号：CN201010104673.3

申请日：2010-02-03

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 黄艳 ,  李家豪

IPC: H01L21/66 ,  H01L21/8234 ,  H01L23/544

Abstract: 本发明提供了一种阱区位置检测方法，其包括步骤：提供半导体衬底；在所述半导体衬底上形成P阱区和N阱区，所述N阱区和P阱区之间具有距离；在所述N阱区中形成PMOS晶体管，在P阱区中形成NMOS晶体管，所述N阱区及其中的PMOS晶体管，所述P阱区及其中的NMOS晶体管构成测试结构；测量所述测试结构的电学特性，得到所述距离和所述电学特性之间的对应关系；测量待测试器件的电学特性，利用所述距离和所述电学特性之间的对应关系得到所述待测试器件中N阱区和P阱区之间的距离。本发明可以对器件中阱区的位置检测。

公开(公告)号：CN102142383A

公开(公告)日：2011-08-03

申请号：CN201010104673.3

申请日：2010-02-03

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 黄艳 ,  李家豪

IPC: H01L21/66 ,  H01L21/8234 ,  H01L23/544

Abstract: 本发明提供了一种阱区位置检测方法，其包括步骤：提供半导体衬底；在所述半导体衬底上形成P阱区和N阱区，所述N阱区和P阱区之间具有距离；在所述N阱区中形成PMOS晶体管，在P阱区中形成NMOS晶体管，所述N阱区及其中的PMOS晶体管，所述P阱区及其中的NMOS晶体管构成测试结构；测量所述测试结构的电学特性，得到所述距离和所述电学特性之间的对应关系；测量待测试器件的电学特性，利用所述距离和所述电学特性之间的对应关系得到所述待测试器件中N阱区和P阱区之间的距离。本发明可以对器件中阱区的位置检测。

公开(公告)号：CN101621006A

公开(公告)日：2010-01-06

申请号：CN200810040289.4

申请日：2008-07-03

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 李家豪

IPC: H01L21/336

CPC classification number: H01L21/2652 ,  H01L21/2236 ,  H01L21/26506 ,  H01L21/2658 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明涉及利用锗预非晶处理来形成P-型轻度掺杂的漏极区的方法。一种形成具有超浅轻度掺杂的扩散区的MOS器件的方法。该方法包括提供具有表面区域的半导体衬底，提供覆盖表面区域的栅极介电层并形成覆盖栅极介电层一部分的栅极，利用栅极结构作为掩模，用锗物质实施第一注入工艺，以在半导体衬底中在轻度掺杂的漏极区内形成非晶区。

公开(公告)号：CN101459083A

公开(公告)日：2009-06-17

申请号：CN200710094530.7

申请日：2007-12-13

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 李家豪

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种PMOS晶体管的形成方法，包括如下步骤：在半导体衬底上依次形成栅介质层与栅极，所述栅介质层与栅极构成栅极结构；在栅极结构两侧形成偏移侧墙；以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成注入深度大于锑非晶化注入区的源/漏延伸区；以偏移侧墙为掩模，进行P型离子注入，在半导体衬底内形成源/漏延伸区；形成包围栅极结构和偏移侧墙的间隙壁；以间隙壁为掩模，在半导体衬底内形成源/漏极。所述方法减小了PMOS晶体管的短沟道效应，减小器件尺寸减小所带来的击穿效应以及由其引起的结漏电。本发明还提供了采用所述方法形成的PMOS晶体管。

公开(公告)号：CN101452853A

公开(公告)日：2009-06-10

申请号：CN200710094406.0

申请日：2007-12-07

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 赵猛 ,  李家豪

IPC: H01L21/336 ,  H01L21/266

Abstract: 一种具有超浅结的MOS晶体管的形成方法，包括：以栅极结构为掩膜，向半导体衬底中进行第一离子注入；以栅极结构为掩膜，向半导体衬底中进行第二离子注入，形成源极区、漏极区，所述第二离子注入的离子的原子序数比第一离子注入的离子的原子序数大；对源极区、漏极区进行退火。本发明通过改变形成MOS晶体管的源/漏极的离子注入次序，在形成MOS晶体管的源/漏极工艺中，先注入原子序数较小离子，后注入原子序数较大离子，加大了源/漏极与半导体衬底中的p型掺杂阱之间形成的PN结耗尽宽度，降低了源/漏极结电容和漏电流。

公开(公告)号：CN100442298C

公开(公告)日：2008-12-10

申请号：CN200610026563.3

申请日：2006-05-15

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 李家豪 ,  刘巍

IPC: G06F17/50

Abstract: 本发明公开了一种栅极根部缺陷与MOSFET器件性能相关性的仿真方法，包括：首先，以产品要求及实际工艺参数为依据，设定仿真参数，借助TCAD工具对对应于栅极根部缺陷的半导体制造工艺进行仿真；然后，利用TCAD工具进行器件物理特性模拟，得到对应于栅极根部缺陷的器件特征参数响应值系列；最后，根据仿真得到的栅极根部缺陷及器件特征参数响应值系列数据，得出栅极根部缺陷与器件特征参数间的函数关系。通过仿真得出器件特征参数与MOSFET栅极根部缺陷的函数关系，可提供制程控制窗口，进而有效地指导工艺方案的设计及生产运行；并可缩短设计周期，降低研发成本。