-
公开(公告)号：CN119758642A
公开(公告)日：2025-04-04
申请号：CN202510213591.9
申请日：2025-02-25
Applicant: 北京京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/1685 , G02F1/167 , G02F1/1675 , G02F1/1676
Abstract: 提供一种阵列基板包括：衬底基板；多条扫描线和多条扫描线；以及多个子像素，子像素包括第一有源层、第二有源层和像素电极；其中，子像素还包括第一连接部、第二连接部和像素电极连接部，第一连接部将数据线和第一有源层的第一区电连接，第二连接部将第二有源层的第二区和像素电极连接部电连接，像素电极连接部和像素电极直接相连；以及第一连接部的延伸总长度为第一长度，第一连接部沿垂直于其延伸方向的方向上的平均宽度为第一宽度，第二连接部的延伸总长度为第二长度，第二连接部沿垂直于其延伸方向的方向上的平均宽度为第二宽度，第一长度相较于第二长度的偏差比例小于等于10％，且第一宽度相较于第二宽度的偏差比例小于等于10％。
-
公开(公告)号：CN119516894A
公开(公告)日：2025-02-25
申请号：CN202411629739.9
申请日：2024-11-14
Applicant: 北京京东方显示技术有限公司 , 京东方科技集团股份有限公司
Abstract: 本申请提供了一种显示面板和显示装置。该显示面板包括位于所述绑定区的多个绑定端子，绑定区的多个绑定端子被划分为多个单元，同一单元的绑定端子被划分为第一端子组、第二端子组、第三端子组和第四端子组；第一端子组、第二端子组、第三端子组和第四端子组分别包括多个绑定端子，第一端子组、第二端子组及第三端子组的绑定端子被配置为与测试芯片的输出端子绑定，第四端子组的绑定端子被配置为与测试芯片的输入端子绑定；同一单元中，第二端子组位于第一端子组远离显示区的一侧，第四端子组位于第二端子组远离显示区的一侧，第三端子组位于第二端子组远离显示区的一侧和第四端子组靠近显示区的一侧。可实现显示面板的窄边框化。
-
公开(公告)号：CN119395920A
公开(公告)日：2025-02-07
申请号：CN202411864313.1
申请日：2024-12-17
Applicant: 北京京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/1685 , G02F1/167 , G09G3/34 , G02F1/1362 , G02F1/1368
Abstract: 本公开实施例提供的电子纸阵列基板及显示装置，包括：衬底基板，包括显示区和非显示区；多个像素，位于衬底基板的所述显示区；像素包括像素晶体管和与像素晶体管连接的像素电极；栅极驱动电路，位于衬底基板的非显示区；栅极驱动电路包括栅极电路晶体管，栅极电路晶体管的有源层的材料为非晶硅，像素晶体管的有源层的材料与栅极电路晶体管的有源层的材料不同，可以降低高压驱动过程中栅极电路晶体管的烧毁风险，从而可以使栅极驱动电路稳定输出栅极驱动电压至像素，实现对显示区的稳定驱动，避免出现显示异常。
-
公开(公告)号：CN118444511A
公开(公告)日：2024-08-06
申请号：CN202410693806.7
申请日：2024-05-30
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1676 , G02F1/167 , G02F1/1685 , G02F1/1675 , G09G3/34 , G06F3/041
Abstract: 本公开提供电子纸显示装置及其显示面板；涉及显示技术领域。该显示面板包括相对设置的阵列基板和对置基板；所述阵列基板包括第一衬底以及阵列分布于所述第一衬底上的多个像素电极；所述对置基板包括第二衬底以及多个阵列分布于所述第二衬底靠近所述阵列基板一侧的多个第一公共电极；所述第一公共电极在所述第一衬底上的正投影覆盖至少一个所述像素电极在所述第一衬底上的正投影；所述显示面板被配置为，在显示阶段可以向各个所述第一公共电极加载公共电压，以及被配置为能够在触控阶段向各个所述第一公共电极加载触控驱动信号。该显示面板可以实现EPD盒内触控。
-
公开(公告)号：CN116953993A
公开(公告)日：2023-10-27
申请号：CN202310943058.9
申请日：2023-07-28
Applicant: 北京京东方显示技术有限公司 , 京东方科技集团股份有限公司
IPC: G02F1/16755 , G02F1/1685 , G02F1/1675
Abstract: 本公开提供一种显示基板和电泳显示装置，属于显示技术领域，一种显示基板，其包括衬底基板，设置在衬底基板上呈阵列排布的M行N列像素单元，M和N均为正整数，且M不等于N；其中，位于同一行的像素单元电连接同一条第一信号线，位于同一列的像素单元电连接同一条第二信号线；对于任一列像素单元在行方向的两相对侧分别设置有至少一条第三信号线；其中，对于任一第一信号线电连接至少一条第三信号线，且电连接同一条第一信号线的多条第三信号线电连接；对于任意两条第一信号线，第一信号线的一端和与之电连接的第三信号线所形成的总电阻和总电容的乘积之比的范围在0.5～1.5之间。
-
Patent Agency Ranking
公开(公告)号：CN114975428A
公开(公告)日：2022-08-30
申请号：CN202210592802.0
申请日：2022-05-27
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/02 , H01L27/12 , H01L23/544
Abstract: 本发明提供了显示面板和显示装置。该显示面板包括：位于非显示区的多个第一检测TFT和至少一个第二检测TFT，第一检测TFT与显示区中的像素电连接，第二检测TFT不与显示区中的像素电连接，第二检测TFT的沟道宽度小于第一检测TFT的沟道宽度；检测焊盘，检测焊盘包括第一检测焊盘块和第二检测焊盘块，第一检测焊盘块与第一检测TFT的漏极和第二检测TFT的漏极电连接，第二检测焊盘块与第一检测TFT的栅极和第二检测TFT的栅极电连接。静电更容易将第二检测TFT的沟道击穿，如此便可以用第二检测TFT来保护第一检测TFT，进而不会影响显示面板的显示质量。
-
公开(公告)号：CN114093893A
公开(公告)日：2022-02-25
申请号：CN202111371329.5
申请日：2021-11-18
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/12 , H01L29/423 , H01L21/77 , G02F1/1685
Abstract: 本申请提供了一种阵列基板及其制作方法、显示装置，阵列基板包括衬底以及依次设置在衬底一侧的开关器件层、导电层和像素电极层，开关器件层包括第一薄膜晶体管，第一薄膜晶体管包括第一栅极层、第一有源层和第一源漏极层；导电层在衬底上的正投影与第一有源层在衬底上的正投影至少部分交叠，导电层与像素电极层绝缘设置，导电层与第一栅极层电连接。通过使导电层与第一栅极层电连接，当第一薄膜晶体管上加载栅极开启电压时，导电层上也具有电压，导电层可以作为第一薄膜晶体管的顶栅，吸引电子在背沟道区聚集，即增加第一薄膜晶体管的沟道宽度，增大第一薄膜晶体管的开态电流，因此可以提高第一薄膜晶体管的充电率和显示装置的刷新率。
-
公开(公告)号：CN119948401A
公开(公告)日：2025-05-06
申请号：CN202380009790.7
申请日：2023-07-25
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1685 , G02F1/1675 , G02F1/16757 , G02F1/1681 , G02F1/1676 , G09G3/34
Abstract: 一种电子纸、显示装置和显示控制方法，属于显示技术领域，其中电子纸包括衬底基板(1)，设置在衬底基板(1)上，且呈阵列排布的多个像素单元(2)；每个像素单元(2)包括像素驱动电路(21)和显示单元(22)；显示单元(22)包括层叠设置的第一电极(221)、电子墨水层(222)和第二电极(223)；电子墨水层(222)包括多个微胶囊或多个微杯；其中，位于同一列的像素单元(2)中的各像素驱动电路(21)连接同一条数据线，且不同列的像素单元(2)中的各像素驱动电路(21)连接不同的数据线；多个像素单元(2)划分为呈阵列排布的多个像素单元组(3)；位于同一像素单元组(3)中各像素驱动电路(21)连接不同的栅线；电子纸包括位于衬底基板上的多个第一连接焊盘；至少两列、且连接不同栅线的像素驱动电路(21)所连接的数据线连接同一第一连接焊盘。
-
公开(公告)号：CN119942954A
公开(公告)日：2025-05-06
申请号：CN202510193220.9
申请日：2025-02-20
Applicant: 北京京东方显示技术有限公司 , 京东方科技集团股份有限公司
Abstract: 本公开提供了一种移位寄存器电路及其控制方法、栅极驱动电路、显示装置，本公开实施例的移位寄存器电路包括：输入子电路，基于输入端的信号向上拉节点输入有效电平的输入信号；上拉子电路，基于上拉节点的电位将第一时钟信号端与输出端电连接；第一下拉控制子电路，电连接至第二时钟信号端和第一下拉节点，基于第二时钟信号端的信号将有效电平的信号输入第一下拉节点；第一下拉子电路，基于上拉节点的电位将第一电源信号端与第一下拉节点电连接，第二时钟信号端的信号为有效电平比第一时钟信号端的信号的有效电平延迟至少1个H的信号。本公开提供的实施例能够避免第一下拉控制子电路与第一下拉子电路同时导通，保护支路上的晶体管免于烧毁。
-
公开(公告)号：CN117296007B
公开(公告)日：2025-04-25
申请号：CN202280000262.0
申请日：2022-02-24
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1368 , G02F1/1343
Abstract: 一种显示基板，包括衬底基板(101)，衬底基板(101)包括显示区(AA)，显示区(AA)包括多个像素区(P)；层叠设置的至少四个导电层(102、103、104和105)，位于衬底基板(101)之上，任意相邻两个导电层之间相互绝缘设置，每个导电层(102、103、104和105)包括位于各像素区(P)的导电图案，任意相邻两个导电层在同一像素区(P)的导电图案构成一个存储电容(如Cst1、Cst2、Cst3)，在垂直于衬底基板(101)的方向上，至少四层导电层(102、103、104和105)在衬底基板(101)的投影交叠。还提供显示基板的制作方法及显示装置。
-
-
-
-
-
-
-
-
-
Search Results
150
records
(took 0.075 seconds)
