公开(公告)号：CN107078034B

公开(公告)日：2020-10-23

申请号：CN201580059596.5

申请日：2015-11-06

Applicant: 住友化学株式会社

Inventor： 山田永 ,  山本大贵 ,  笠原健司

IPC: H01L21/205 ,  H01L21/20

Abstract: 本发明提供一种半导体基板以及半导体基板的检查方法，其中，在使用外延生长法在Si基板上形成III族氮化物半导体层的情况下，满足该III族氮化物半导体层要求的耐电压等特性，并且，在确保薄膜电阻等物性值的面内均匀性的同时翘曲量小。本发明提供一种半导体基板，其中，硅基板上的氮化物晶体层具有：反应抑制层，抑制硅原子与III族原子的反应；应力产生层，产生压缩应力；以及活性层，形成电子元件，反应抑制层、应力产生层以及活性层从硅基板侧起按反应抑制层、应力产生层、活性层的顺序配置，应力产生层具有：第1晶体层，块状晶体状态下的晶格常数为a1；以及第2晶体层，位于与所述第1晶体层的活性层侧相接的位置，且块状晶体状态下的晶格常数为a2(a1＜a2)。

公开(公告)号：CN103814437A

公开(公告)日：2014-05-21

申请号：CN201280045370.6

申请日：2012-09-21

Applicant: 住友化学株式会社 ,  独立行政法人产业技术综合研究所

Inventor： 高田朋幸 ,  山田永 ,  秦雅彦 ,  前田辰郎 ,  板谷太郎 ,  安田哲二

IPC: H01L21/8238 ,  H01L21/02 ,  H01L21/20 ,  H01L21/205 ,  H01L21/28 ,  H01L27/08 ,  H01L27/092 ,  H01L27/095 ,  H01L27/12 ,  H01L29/417 ,  H01L29/786

CPC classification number: H01L21/306 ,  H01L21/02002 ,  H01L21/30612 ,  H01L21/76254 ,  H01L21/7813 ,  H01L21/187 ,  H01L21/8252 ,  H01L21/8258 ,  H01L21/84

Abstract: 本发明提供一种具备半导体结晶层的复合基板的制造方法，包括：在半导体结晶层形成基板上依次形成牺牲层及半导体结晶层的步骤；将半导体结晶层形成基板与转印目的基板相贴合，使得半导体结晶层形成基板的第一表面与转印目的基板的要与第一表面相接触的第二表面相面对；将半导体结晶层形成基板及转印目的基板的全部或一部分浸渍于刻蚀液中对牺牲层进行刻蚀，在使半导体结晶层保留在转印目的基板侧的状态下将转印目的基板与半导体结晶层形成基板相分离的步骤。此处，转印目的基板具有非柔性基板和有机物层，有机物层的表面为第二表面。

公开(公告)号：CN103563069A

公开(公告)日：2014-02-05

申请号：CN201280026103.4

申请日：2012-06-11

Applicant: 住友化学株式会社 ,  国立大学法人东京大学 ,  独立行政法人产业技术综合研究所

Inventor： 秦雅彦 ,  山田永 ,  横山正史 ,  金相贤 ,  张睿 ,  竹中充 ,  高木信一 ,  安田哲二

IPC: H01L21/8238 ,  H01L21/28 ,  H01L21/336 ,  H01L27/08 ,  H01L27/092 ,  H01L29/417 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L27/092 ,  H01L21/02381 ,  H01L21/0254 ,  H01L21/823807 ,  H01L21/8252 ,  H01L21/8258 ,  H01L21/84 ,  H01L27/0605 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/78684

Abstract: 提供一种半导体器件，在Ge基板上形成的P沟道型MISFET的第一源极及第一漏极由以下化合物构成：Ge原子与镍原子的化合物；Ge原子与钴原子的化合物；或Ge原子、与镍原子和钴原子的化合物构成，在由III-V族化合物半导体构成的半导体晶体层上形成的N沟道型MISFET的第二源极及第二漏极由以下化合物构成：III族原子及V族原子、与镍原子的化合物；III族原子及V族原子、与钴原子的化合物；或III族原子及V族原子、与镍原子及钴原子的化合物构成。

公开(公告)号：CN102239549B

公开(公告)日：2014-01-01

申请号：CN200980148632.X

申请日：2009-11-27

Applicant: 住友化学株式会社 ,  国立大学法人东京大学 ,  独立行政法人产业技术综合研究所 ,  独立行政法人物质·材料研究机构

Inventor： 秦雅彦 ,  福原升 ,  山田永 ,  高木信一 ,  杉山正和 ,  竹中充 ,  安田哲二 ,  宫田典幸 ,  板谷太郎 ,  石井裕之 ,  大竹晃浩 ,  奈良纯

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/786 ,  H01L29/94

CPC classification number: H01L29/045 ,  H01L29/20 ,  H01L29/7833 ,  H01L29/78681

Abstract: 本发明公开一种半导体装置，包含具有闪锌矿型的结晶结构的3-5族化合物半导体；与3-5族化合物半导体的(111)面、(111)面的等效的面，或，具有从(111)面或(111)面的等效的面倾斜的倾斜角的面接触的绝缘性材料；和与绝缘性材料接触且含有金属传导性材料的MIS型电极。

公开(公告)号：CN102239549A

公开(公告)日：2011-11-09

申请号：CN200980148632.X

申请日：2009-11-27

Applicant: 住友化学株式会社 ,  国立大学法人东京大学 ,  独立行政法人产业技术综合研究所 ,  独立行政法人物质·材料研究机构

Inventor： 秦雅彦 ,  福原升 ,  山田永 ,  高木信一 ,  杉山正和 ,  竹中充 ,  安田哲二 ,  宫田典幸 ,  板谷太郎 ,  石井裕之 ,  大竹晃浩 ,  奈良纯

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/786 ,  H01L29/94

CPC classification number: H01L29/045 ,  H01L29/20 ,  H01L29/7833 ,  H01L29/78681

Abstract: 本发明公开一种半导体装置，包含具有闪锌矿型的结晶结构的3-5族化合物半导体；与3-5族化合物半导体的(111)面、(111)面的等效的面，或，具有从(111)面或(111)面的等效的面倾斜的倾斜角的面接触的绝缘性材料；和与绝缘性材料接触且含有金属传导性材料的MIS型电极。

公开(公告)号：CN103563068B

公开(公告)日：2016-03-23

申请号：CN201280024791.0

申请日：2012-06-08

Applicant: 住友化学株式会社 ,  国立大学法人东京大学 ,  独立行政法人产业技术综合研究所

Inventor： 秦雅彦 ,  山田永 ,  横山正史 ,  金相贤 ,  竹中充 ,  高木信一 ,  安田哲二

IPC: H01L21/8238 ,  H01L21/02 ,  H01L21/28 ,  H01L21/336 ,  H01L21/762 ,  H01L27/08 ,  H01L27/092 ,  H01L27/095 ,  H01L27/12 ,  H01L29/417 ,  H01L29/786

CPC classification number: H01L27/0922 ,  H01L21/28518 ,  H01L21/76254 ,  H01L21/823807 ,  H01L21/8252 ,  H01L21/8258 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/78684

Abstract: 提供一种半导体器件，形成于第一半导体晶体层上的第一沟道型的第一MISFET的第一源极及第一漏极由构成第一半导体晶体层的原子与镍原子的化合物、构成第一半导体晶体层的原子与钴原子的化合物或构成第一半导体晶体层的原子与镍原子和钴原子的化合物构成，形成于第二半导体晶体层上的第二沟道型的第二MISFET的第二源极及第二漏极由构成第二半导体晶体层的原子与镍原子的化合物、构成第二半导体晶体层的原子与钴原子的化合物或构成第二半导体晶体层的原子与镍原子和钴原子的化合物构成。

公开(公告)号：CN103563068A

公开(公告)日：2014-02-05

申请号：CN201280024791.0

申请日：2012-06-08

Applicant: 住友化学株式会社 ,  国立大学法人东京大学 ,  独立行政法人产业技术综合研究所

Inventor： 秦雅彦 ,  山田永 ,  横山正史 ,  金相贤 ,  竹中充 ,  高木信一 ,  安田哲二

IPC: H01L21/8238 ,  H01L21/02 ,  H01L21/28 ,  H01L21/336 ,  H01L21/762 ,  H01L27/08 ,  H01L27/092 ,  H01L27/095 ,  H01L27/12 ,  H01L29/417 ,  H01L29/786

CPC classification number: H01L27/0922 ,  H01L21/28518 ,  H01L21/76254 ,  H01L21/823807 ,  H01L21/8252 ,  H01L21/8258 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/78684

Abstract: 本发明提供一种半导体器件，形成于第一半导体晶体层上的第一沟道型的第一MISFET的第一源极及第一漏极由构成第一半导体晶体层的原子与镍原子的化合物、构成第一半导体晶体层的原子与钴原子的化合物或构成第一半导体晶体层的原子与镍原子和钴原子的化合物构成，形成于第二半导体晶体层上的第二沟道型的第二MISFET的第二源极及第二漏极由构成第二半导体晶体层的原子与镍原子的化合物、构成第二半导体晶体层的原子与钴原子的化合物或构成第二半导体晶体层的原子与镍原子和钴原子的化合物构成。

公开(公告)号：CN103384917A

公开(公告)日：2013-11-06

申请号：CN201280009842.2

申请日：2012-03-02

Applicant: 住友化学株式会社 ,  国立大学法人东京大学 ,  独立行政法人产业技术综合研究所

Inventor： 青木健志 ,  山田永 ,  福原升 ,  秦雅彦 ,  横山正史 ,  金相贤 ,  竹中充 ,  高木信一 ,  安田哲二

IPC: H01L29/786 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L27/12

CPC classification number: H01L29/78681 ,  H01L21/2007 ,  H01L21/76254 ,  H01L21/76256 ,  H01L29/2003 ,  H01L29/517 ,  H01L29/6631 ,  H01L29/66462 ,  H01L29/66742 ,  H01L29/778 ,  H01L29/7783 ,  H01L29/7786 ,  H01L29/78

Abstract: 本发明提供一种半导体基板及其制造方法，其目的在于提供一种在DWB法中的贴合时能够减小半导体层所受的损坏，将受到的损坏的影响以及界面能级的影响抑制得低且具有高的载流子迁移率的晶体管。本发明提供的半导体基板具有：基底基板(102)、第1绝缘体层(104)以及半导体层(106)，第1绝缘体层(102)由非晶状金属氧化物或非晶状金属氮化物构成，半导体层(106)包含第1结晶层(108)以及第2结晶层(110)，第1结晶层(108)的电子亲和力(Ea1)大于第2结晶层(110)的电子亲和力(Ea2)。

公开(公告)号：CN102210010A

公开(公告)日：2011-10-05

申请号：CN200980144603.6

申请日：2009-11-26

Applicant: 住友化学株式会社

Inventor： 秦雅彦 ,  高田朋幸 ,  山田永

IPC: H01L21/26 ,  H01L21/20 ,  H01L21/205 ,  H01L21/268 ,  H01L21/331 ,  H01L21/336 ,  H01L21/338 ,  H01L21/8222 ,  H01L21/8234 ,  H01L21/8248 ,  H01L27/06 ,  H01L27/088 ,  H01L29/737 ,  H01L29/778 ,  H01L29/78 ,  H01L29/786 ,  H01L29/812

CPC classification number: H01L21/8258 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02538 ,  H01L21/02667 ,  H01L21/2686 ,  H01L21/67115 ,  H01L21/84

Abstract: 本发明提供一种半导体基板的制造方法，其是对包括具有单晶层且被热处理的被热处理部和应被保护不受因热处理而施加的热的影响的被保护部的底板基板进行热处理的制造半导体基板的方法，包括设置保护被保护部不受照射到底板基板的电磁波影响的保护层的步骤、和通过对底板基板整体照射电磁波而对被热处理部进行退火的步骤。

公开(公告)号：CN102498542B

公开(公告)日：2016-05-11

申请号：CN201080038691.4

申请日：2010-09-03

Applicant: 住友化学株式会社 ,  国立大学法人东京大学 ,  独立行政法人产业技术综合研究所

Inventor： 山田永 ,  秦雅彦 ,  横山正史 ,  竹中充 ,  高木信一 ,  安田哲二 ,  高木秀树 ,  卜部友二

IPC: H01L21/02 ,  H01L21/336 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L29/78681 ,  H01L21/76251 ,  H01L21/76256 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66742

Abstract: 本发明提供一种半导体基板、场效应晶体管、集成电路和半导体基板的制造方法，通过隔着绝缘膜而使基板彼此粘合，从而能够将一个基板上所形成的半导体层形成在另一个基板上，并且此时不会使该半导体层的晶体结构损伤而能够保持维持高品质的晶体结构的情况下简单地进行制造。MISFET(1)中，通过在InP基板(12)上的III-V族化合物半导体层(7)上使用ALD法来形成表面平坦的氧化膜(6)，从而在常温下仅使该氧化膜(6)和Si基板(2)粘合，就能够将这些氧化膜(6)和Si基板(2)强固地接合，因此能够将一个InP基板(12)上所形成的III-V族化合物半导体层(7)形成在另一个Si基板(2)上，并且此时不会使III-V族化合物半导体层(7)的晶体结构损伤而能够保持维持在高品质的情况下简单地进行制造。