-
公开(公告)号：CN112928152B
公开(公告)日：2024-10-01
申请号：CN202011400660.0
申请日：2020-12-04
Applicant: 佳能株式会社
IPC: H01L29/04 , H01L27/146
Abstract: 本公开涉及半导体装置和设备。半导体装置包括第一半导体层、与第一半导体层重叠的第二半导体层以及布置在它们之间的布线结构。第二半导体层设置有p型MIS晶体管。第一半导体层的晶体结构在沿着第一半导体层的主表面的方向上具有第一晶体取向和第二晶体取向。第一半导体层在沿着第一晶体取向的方向上的杨氏模量高于在沿着第二晶体取向的方向上的杨氏模量。由第一晶体取向与p型MIS晶体管的源极和漏极被布置的方向形成的角度大于30度且小于60度，并且由第二晶体取向与该方向形成的角度为0度以上且30度以下。
-
-
公开(公告)号：CN113515015A
公开(公告)日：2021-10-19
申请号：CN202110323121.X
申请日：2021-03-26
Applicant: 佳能株式会社
Abstract: 公开了制造半导体设备的方法。通过使用具有掩模台和投影光学系统的曝光装置来制造半导体设备的方法包括通过使用布置在掩模台上的第一掩模来曝光基板的第一时段、通过使用布置在掩模台上的第二掩模来曝光基板的第二时段以及在第一时段与第二时段之间的第三时段。该方法包括：在第三时段的至少一部分中，将布置在掩模台上的第一掩模改变为第二掩模，以及在第一时段和第二时段中，执行控制以调整投影光学系统的光学元件的温度分布，以便减小投影光学系统的像差的改变。第三时段比第一时段短。
-
-
公开(公告)号：CN112928152A
公开(公告)日：2021-06-08
申请号：CN202011400660.0
申请日：2020-12-04
Applicant: 佳能株式会社
IPC: H01L29/04 , H01L27/146
Abstract: 本公开涉及半导体装置和设备。半导体装置包括第一半导体层、与第一半导体层重叠的第二半导体层以及布置在它们之间的布线结构。第二半导体层设置有p型MIS晶体管。第一半导体层的晶体结构在沿着第一半导体层的主表面的方向上具有第一晶体取向和第二晶体取向。第一半导体层在沿着第一晶体取向的方向上的杨氏模量高于在沿着第二晶体取向的方向上的杨氏模量。由第一晶体取向与p型MIS晶体管的源极和漏极被布置的方向形成的角度大于30度且小于60度，并且由第二晶体取向与该方向形成的角度为0度以上且30度以下。
-
Patent Agency Ranking
公开(公告)号：CN109585474A
公开(公告)日：2019-04-05
申请号：CN201811143648.9
申请日：2018-09-29
Applicant: 佳能株式会社
IPC: H01L27/146
Abstract: 本公开涉及半导体装置和设备。半导体装置包括具有配置为矩阵形式的多个像素电路的第一芯片和具有配置为矩阵形式的多个电气电路的第二芯片的叠层。构成像素电路的半导体元件与构成电路的半导体元件之间的布线路径或构成像素电路的半导体元件与构成电路的半导体元件的位置关系在电路之间不同。
-
公开(公告)号：CN113515015B
公开(公告)日：2024-06-07
申请号：CN202110323121.X
申请日：2021-03-26
Applicant: 佳能株式会社
Abstract: 公开了制造半导体设备的方法。通过使用具有掩模台和投影光学系统的曝光装置来制造半导体设备的方法包括通过使用布置在掩模台上的第一掩模来曝光基板的第一时段、通过使用布置在掩模台上的第二掩模来曝光基板的第二时段以及在第一时段与第二时段之间的第三时段。该方法包括：在第三时段的至少一部分中，将布置在掩模台上的第一掩模改变为第二掩模，以及在第一时段和第二时段中，执行控制以调整投影光学系统的光学元件的温度分布，以便减小投影光学系统的像差的改变。第三时段比第一时段短。
-
公开(公告)号：CN117334670A
公开(公告)日：2024-01-02
申请号：CN202310797257.3
申请日：2023-06-30
Applicant: 佳能株式会社
Inventor： 小林广明
IPC: H01L23/538 , H01L25/065
Abstract: 本公开涉及半导体装置和设备。本公开的实施例提供了一种对改善半导体装置的性能有利的技术。该半导体装置包括：第一单晶半导体层，其上布置有第一半导体元件；第二单晶半导体层，其上布置有第二半导体元件；以及薄膜晶体管，在没有布置在第一单晶半导体层上的另一个半导体元件的介入的情况下电连接到第一半导体元件，并且在没有布置在第二单晶半导体层上的另一个半导体元件的介入的情况下电连接到第二半导体元件。
-
公开(公告)号：CN116918075A
公开(公告)日：2023-10-20
申请号：CN202280019241.3
申请日：2022-03-02
Applicant: 佳能株式会社
Inventor： 小林广明
IPC: H01L29/786
Abstract: 在本发明中，包括在半导体层11中的第一元素与包括在半导体层21中的第二元素不同，并且包括在源极电极13中的第三元素与包括在栅极电极22中的第四元素相同。
-
公开(公告)号：CN109585474B
公开(公告)日：2023-06-06
申请号：CN201811143648.9
申请日：2018-09-29
Applicant: 佳能株式会社
IPC: H01L27/146
Abstract: 本公开涉及半导体装置和设备。半导体装置包括具有配置为矩阵形式的多个像素电路的第一芯片和具有配置为矩阵形式的多个电气电路的第二芯片的叠层。构成像素电路的半导体元件与构成电路的半导体元件之间的布线路径或构成像素电路的半导体元件与构成电路的半导体元件的位置关系在电路之间不同。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.025 seconds)
