公开(公告)号：CN118380384A

公开(公告)日：2024-07-23

申请号：CN202410418064.7

申请日：2024-04-09

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 韩德栋 ,  段瑞斌 ,  方志增 ,  许登钦 ,  张鸣鹤 ,  解靖烨 ,  张兴 ,  刘力锋

IPC: H01L21/8234 ,  H01L27/088 ,  H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 本发明涉及一种自对准垂直沟道晶体管结构及其制造方法，属于半导体器件技术领域，该方法包括：提供衬底和二氧化硅层，并对二氧化硅层进行刻蚀，形成二氧化硅凹槽；形成覆盖二氧化硅凹槽底部的共用漏极、覆盖二氧化硅凹槽外部的部分二氧化硅层的上表面的第一晶体管的源极和第二晶体管的源极；形成第二硬掩膜层，在共用漏极、二氧化硅凹槽侧壁、第一晶体管的源极、第二晶体管的源极以及第二硬掩膜层限定的区域采用自对准工艺依次形成有源层、栅介质层和栅极层。本申请提供的方法及其结构，可使得有源层、栅介质层和栅极层完全自对准沉积，保证层间完全对准，且可避免晶体管栅极端与晶体管源端相连从而导致晶体管发生电学短路失效。

公开(公告)号：CN118800786A

公开(公告)日：2024-10-18

申请号：CN202410932544.5

申请日：2024-07-12

Applicant: 北京超弦存储器研究院 ,  北京大学

Inventor： 刘力锋 ,  许登钦 ,  段瑞斌 ,  张兴 ,  韩德栋 ,  王漪

IPC: H01L29/10 ,  H01L29/06 ,  H01L29/786 ,  H01L21/34 ,  B82Y40/00

Abstract: 本发明涉及一种纳米尺寸异质结晶体管器件结构，包括：衬底、栅介质层、栅电极、源漏电极层，在衬底上具有异质结沟道层，异质结沟道层包括第一沟道层和第二沟道层。栅电极和所述栅介质层位于衬底和所述异质结沟道层之间构成底栅结构。栅电极和栅介质层位于异质结沟道层之间构成顶栅结构。同时提供了对应器件结构的制作方法。本发明采用异质结结构提升了晶体管开态电流，采用禁带较宽的沟道材料改善了短沟效应和泄漏电流，采用接触电阻更小的材料作为异质结和源漏接触的接触层，减小了接触电阻。

公开(公告)号：CN115224191B

公开(公告)日：2024-06-28

申请号：CN202210765689.1

申请日：2022-07-01

Applicant: 湘潭大学 ,  北京大学

Inventor： 段瑞斌 ,  邱晨光

IPC: H10N70/20 ,  H10B63/00

Abstract: 本发明公开了一种铁电超晶格多值存储器及其制作方法，包括一衬底，在衬底上具有源极、漏极以及由源极和漏极组成的栅窗口；在栅窗口中具有铁电超晶格结构，铁电超晶格结构由多层铁电层和沟道层组成，源极和漏极与铁电超晶格结构为端式接触；铁电超晶格结构上具有栅介质层，栅介质层上具有栅极。本发明通过采用二维铁电超晶格实现的多值存储器，实现了多值存储器，提高数据的运算效率，进而实现数据的高密度存储，具有广泛的应用前景。

公开(公告)号：CN115224191A

公开(公告)日：2022-10-21

申请号：CN202210765689.1

申请日：2022-07-01

Applicant: 湘潭大学 ,  北京大学

Inventor： 段瑞斌 ,  邱晨光

IPC: H01L45/00

Abstract: 本发明公开了一种铁电超晶格多值存储器及其制作方法，包括一衬底，在衬底上具有源极、漏极以及由源极和漏极组成的栅窗口；在栅窗口中具有铁电超晶格结构，铁电超晶格结构由多层铁电层和沟道层组成，源极和漏极与铁电超晶格结构为端式接触；铁电超晶格结构上具有栅介质层，栅介质层上具有栅极。本发明通过采用二维铁电超晶格实现的多值存储器，实现了多值存储器，提高数据的运算效率，进而实现数据的高密度存储，具有广泛的应用前景。

公开(公告)号：CN118860191A

公开(公告)日：2024-10-29

申请号：CN202410909465.2

申请日：2024-07-08

Applicant: 北京大学

Inventor： 周正 ,  吴嗣昊 ,  徐傲然 ,  段瑞斌 ,  张兴 ,  韩德栋 ,  刘力锋 ,  王漪

IPC: G06F3/041 ,  G06F3/044

Abstract: 本申请公开了一种触控器件结构，包括TFT器件以及MIM电容，所述TFT器件包括源极、漏极以及栅极，所述MIM电容包括上极板以及下极板，所述上极板与所述下极板之间通过绝缘层分隔，所述TFT器件的源极与MIM电容的下极板相连接，其中：所述TFT器件用于实现触控器件的选通及关断；所述MIM电容用于感知触控器件所处的状态。MIM电容未被触碰时，下极板与大地自然形成一系列寄生电容，共同构成触控器件的自电容；MIM电容被触碰时额外形成与自电容为并联关系的触碰电容，使得源极总电容量增加；利用TFT器件对触控器件的选通和关断作用降低触控传感器阵列中的寄生电容，实现高分辨率触控传感器阵列中信噪比的提高。

公开(公告)号：CN115734615A

公开(公告)日：2023-03-03

申请号：CN202211509885.9

申请日：2022-11-29

Applicant: 湘潭大学 ,  北京大学

Inventor： 段瑞斌 ,  邱晨光 ,  孟德欢

IPC: H10B51/30

Abstract: 本发明涉及一种高集成度选通忆阻器及其制备方法，属于微电子器件技术领域，该选通忆阻器包括一MOSFET晶体管和一铁电隧道结，MOSFET晶体管和铁电隧道结均包括第一共用电极、第二共用电极、共用半导体层、第一石墨烯层和第二石墨烯层。本申请提供的高集成度选通忆阻器及其制备方法，将MOSFET晶体管和铁电隧道结结合，具有抑制交叉开关矩阵阵列的旁路电流的能力；同时，将MOSFET和铁电隧道结混合，具有高开关速度、非易失性、低功耗、高可扩展性以及与CMOS工艺相兼容等特点；此外，高集成度选通忆阻器及其制备方法省略MOSFET晶体管的源金属电极，直接将MOSFET晶体管的半导体源端扩展部分作为铁电隧道结的一端，能够充分实现1T1R存储功能，大大提高了器件的集成度。