-
公开(公告)号：CN119757191A
公开(公告)日：2025-04-04
申请号：CN202510132194.9
申请日：2025-02-06
Applicant: 北京智芯微电子科技有限公司 , 北京工业大学
Abstract: 本发明公开了一种基于高精度预制裂纹的单芯片BEOL层微观界面强度的测试方法，属于集成电路制造技术领域。用于测定单芯片BEOL层微观界面结合强度的试样的制备方法，包括以下步骤：将完成BEOL层工艺的晶圆进行减薄划片，得到单颗裸芯片；将制程合格BEOL层无缺陷的裸芯片切割，得到具有衬底硅片和BEOL层的裸芯片试片；将裸芯片试片的BEOL层与切割成相同尺寸的硅片通过胶水层粘附，然后在衬底硅片的底面预制裂纹，得到试样。测试方法包括：对试样进行四点弯曲试验，然后根据四点弯曲试验中的载荷位移曲线，计算分层界面的粘附能。本发明的测试方可以实现单芯片BEOL层界面结合强度的可靠、可重复测定。
-
公开(公告)号：CN119935886A
公开(公告)日：2025-05-06
申请号：CN202510133380.4
申请日：2025-02-06
Applicant: 北京智芯微电子科技有限公司 , 北京工业大学
IPC: G01N21/01 , G01N21/47 , G01N21/954
Abstract: 本发明涉及基于灰场边缘衍射的先进封装基板通孔检测装置及方法，装置，包括：光源、光束整形组件、上物镜5、下物镜7和电荷耦合器件8；所述光束整形组件包括上轴锥透镜2和下轴锥透镜3；所述光源产生的光束经所述光束整形组件将所述光束整形为环形光束，所述环形光束透过所述上物镜5将所述环形光束整形为球波面光束，所述球波面光束透过待检测基板通孔生成衍射光波，所述下物镜7将所述衍射光波进行放大处理，所述电荷耦合器件8接收所述放大处理的衍射光波，获取不同通孔深度的衍射图像。本发明能够检测成像平面内衍射图变化的细微变化。
-
公开(公告)号：CN118093294B
公开(公告)日：2024-08-27
申请号：CN202410514872.3
申请日：2024-04-26
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司信息通信分公司
Abstract: 本发明公开了一种芯片功耗预估方法、装置、设备、芯片及可读存储介质，所述方法包括：获取待测芯片在指定温度下的指定电流数据、温度电流关系数据、电流功耗关系数据；根据所述指定温度、所述指定电流数据，以及所述温度电流关系数据确定所述待测芯片在所述目标温度下的目标电流数据；根据所述目标电流数据和所述电流功耗关系数据对所述待测芯片进行功耗预估，确定所述待测芯片的功耗预估数据。由此基于预先建立的温度电流关系数据和电流功耗关系数据对待测芯片进行功耗预估，可以有效提高功耗数据获取的便捷性。
-
公开(公告)号：CN117314457A
公开(公告)日：2023-12-29
申请号：CN202311047667.2
申请日：2023-08-18
Applicant: 北京智芯微电子科技有限公司
IPC: G06Q30/018 , G06Q50/04 , H01L21/66 , H01L23/544 , H01L21/67
Abstract: 本发明实施例提供一种压焊设备追溯方法、装置、介质及芯片产品，属于芯片封测领域。所述压焊设备追溯方法包括：获取芯片产品的压焊标记特征，该压焊标记特征是相应压焊设备在压焊工序中加工形成于所述芯片产品的引线框架内部、且用于示出该压焊设备的唯一设备编号的标记；以及基于所获取的压焊标记特征，确定加工相应芯片产品的压焊设备的设备编号，以实现压焊设备追溯。本发明实施例通过在压焊工序中形成于引线框架内部的独特的压焊标记特征，无论针对框架状态还是单颗状态的质量异常芯片产品，都能快速、准确地锁定对应生产加工的压焊设备。
-
公开(公告)号：CN119890210A
公开(公告)日：2025-04-25
申请号：CN202510079132.6
申请日：2025-01-17
Applicant: 北京智芯微电子科技有限公司 , 桂林电子科技大学
IPC: H01L25/16 , H01L23/367 , H01L23/373 , H01L23/427 , H01L23/31 , H01L23/498 , H01L21/60 , H01L21/56
Abstract: 本发明提供了系统级封装结构及其制备方法，涉及电子器件封装技术领域，旨在至少解决相关技术中存在电子器件散热效率低的问题。系统级封装结构包括上铜基板；导热铜层嵌入上铜基板上；第一芯片，设于上铜基板上；第二芯片，设于导热铜层上，且与第一芯片沿第一方向间隔设置，第二芯片在工作时的功率大于第一芯片在工作时的功率；导热铜层包括吸热段和散热段，吸热段连接第二芯片，散热段远离第二芯片设置。本发明的系统级封装结构能够有效引导过热区域的热量，确保主芯片产生的热量迅速分散至其他区域，促进温度的均匀分布。
-
Patent Agency Ranking
公开(公告)号：CN119545887A
公开(公告)日：2025-02-28
申请号：CN202411474938.7
申请日：2024-10-22
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司电力科学研究院
IPC: H10D80/30 , H01L23/31 , H01L23/535 , H01L21/50 , H01L21/56 , H01L21/768
Abstract: 本发明涉及芯片封装技术领域，提供一种多芯片三维封装结构及封装方法。所述封装结构包括：多个模塑介质层以及多个芯片组，多个芯片组分别塑封于多个模塑介质层中，多个芯片组通过模塑介质层中的塑封通孔实现互连；相邻两个芯片组的多个芯片倒装于相邻两个模塑介质层之间的再布线层上；相邻两个芯片组中至少一个芯片组包括多个具有高速率接口和低速率接口的芯片，该芯片组的多个芯片的高速率接口通过互连桥连接，相邻两个芯片组中各芯片的低速率接口通过相邻两个模塑介质层之间的再布线层引出至塑封通孔。本发明采用互连桥并使用塑封通孔(TMV)与再布线层(RDL)相结合的封装工艺，降低了多芯片三维封装的技术难度和制造成本。
-
公开(公告)号：CN115863310A
公开(公告)日：2023-03-28
申请号：CN202211194240.0
申请日：2022-09-28
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本公开涉及半导体技术领域，具体涉及一种多芯片封装结构、多芯片封装结构的制造方法，所述多芯片封装结构包括：第一芯片单元、第二芯片单元、基板以及互联桥；基板，位于第一芯片单元和第二芯片单元的下方，与第一芯片单元和第二芯片单元连接；互联桥，位于第一芯片单元和第二芯片单元的上方，互联桥的一端与第一芯片单元电连接，互联桥的另一端与所述第二芯片单元电连接。该多芯片封装结构无需在基板上挖腔以嵌入硅桥，可以通过设置在两个芯片单元的上表面的互联桥，以电连接两个芯片单元，实现多个芯片的互连，从而使得多芯片封装结构的制造工艺的难度降低，进而降低了该多芯片封装结构的制造成本。
-
公开(公告)号：CN115728622A
公开(公告)日：2023-03-03
申请号：CN202211419682.0
申请日：2022-11-14
Applicant: 北京智芯微电子科技有限公司
IPC: G01R31/28 , G06N3/0464 , G06N3/084
Abstract: 本发明实施例提供一种芯片的修调测试方法、控制装置、存储介质及修调测试机，属于芯片技术领域。所述修调测试方法包括：根据量产测试中芯片的实际修调值，构建修调输入集和修调输出集；根据反向误差神经网络算法，构建修调模型；根据所述修调输入集和所述修调输出集，训练所述修调模型；基于训练后的修调模型，对芯片进行修调测试。本发明实施例基于大量真实的测试数据来建立BP神经网络修调模型，再将该修调模型运用到同产品其他片晶圆测试中，可以大大节省测试时间、提高修调精度，并改善量产测试效率。
-
公开(公告)号：CN114334857A
公开(公告)日：2022-04-12
申请号：CN202111364409.8
申请日：2021-11-17
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: H01L23/367 , H01L21/48
Abstract: 本发明实施例提供一种芯片封装结构及芯片封装方法，所述芯片封装结构包括堆叠的封装基板和一个或多个芯片单元；每个芯片单元包括一个芯片和一个散热盖，散热盖的一个表面与芯片的一个表面贴合；在至少一个芯片单元中，所述散热盖包裹所述芯片的周边；芯片单元的芯片与所述封装基板电连接。本发明实现了多芯片堆叠封装，提高了芯片的散热性能。
-
公开(公告)号：CN114325301A
公开(公告)日：2022-04-12
申请号：CN202111368082.1
申请日：2021-11-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G01R31/28
Abstract: 本发明实施例提供一种用于ADC芯片的测试设备及方法，属于芯片测试技术领域。所述设备包括：电源变换模块、运算放大器、以及ATE，所述电源变换模块用于将所述ATE的DPS模块输出的单电源电压变换成满足所述运算放大器的驱动电源需求的双电源电压；所述运算放大器用于对所述ATE输出的第一测试信号进行放大以生成第二测试信号，所述第二测试信号满足被测ADC芯片的输入幅度需求；所述被测ADC芯片对所述第二测试信号进行模数转换并将模数转换后的信号输入至所述ATE；以及所述ATE用于基于所述模数转换后的信号获得并输出所述被测ADC芯片的测试参数。所述技术方案能够实现要求高摆幅输入的ADC芯片的测试。另外，具有成本低、体积小、易于编程控制等优点。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.046 seconds)
