-
公开(公告)号：CN113743044B
公开(公告)日：2022-03-25
申请号：CN202111304432.8
申请日：2021-11-05
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F30/3312 , G06F30/394
Abstract: 本发明实施例提供一种时序路径修正方法、装置、介质及芯片结构，属于芯片技术领域。所述时序路径修正方法包括：针对阻挡了时序路径的定制模块，判断该定制模块是否符合布线通道扩展要求；以及在确定所述定制模块符合所述布线通道扩展要求的情况下，修改所述定制模块的物理信息以在所述定制模块内部扩展布线通道，使得对应的时序路径经所述布线通道贯穿所述定制模块。本发明通过创建布线通道，引导时序路径从定制模块内部贯穿，有效地缩短了时序路径的长度，降低了因寄生现象引起的时序违反，有助于实现低功耗混合信号设计。
-
公开(公告)号：CN108257952A
公开(公告)日：2018-07-06
申请号：CN201810040057.2
申请日：2018-01-16
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
Abstract: 本发明公开了一种MOS电容与MOM电容并联的版图结构。MOS电容层与MOM电容层相叠加，MOS电容的栅极与MOM电容的第一极板通过多个过孔相连，MOS电容的源极和漏极以及衬底通过多个过孔与MOM电容的第二极板相连，所述第一极板与所述第二极板极性相反。本发明提供的MOS电容与MOM电容并联的版图结构，在原有去耦电容的版图基础上利用同层金属构成的电容，以及多层金属堆叠的结构并联于去耦电容，从而可以在较小的面积下获得更大的电容值，更适应集成电路超深亚微米工艺。
-
公开(公告)号：CN114334951A
公开(公告)日：2022-04-12
申请号：CN202111357982.6
申请日：2021-11-16
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: H01L27/02 , H01L23/00 , G06F21/72 , G06F30/394
Abstract: 本发明公开了一种芯片ROMKEY的版图结构和芯片，所述芯片ROMKEY的版图结构包括：M个第一逻辑版图区，所述第一逻辑版图区用于实现第一逻辑功能；N个第二逻辑版图区，所述第二逻辑版图区用于实现第二逻辑功能；两个边缘版图区，所述边缘版图区用于在芯片布线时，实现与芯片内其他结构的对接；其中，M、N均为正整数，M个所述第一逻辑版图区和N个所述第二逻辑版图区按照预设顺序排列，并位于两个所述边缘版图区之间，用以实现M+N位ROM密钥。该芯片ROMKEY的版图结构灵活性高，隐蔽性好，且可以被布局布线工具直接识别使用，可适用性强。
-
公开(公告)号：CN113743044A
公开(公告)日：2021-12-03
申请号：CN202111304432.8
申请日：2021-11-05
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F30/3312 , G06F30/394
Abstract: 本发明实施例提供一种时序路径修正方法、装置、介质及芯片结构，属于芯片技术领域。所述时序路径修正方法包括：针对阻挡了时序路径的定制模块，判断该定制模块是否符合布线通道扩展要求；以及在确定所述定制模块符合所述布线通道扩展要求的情况下，修改所述定制模块的物理信息以在所述定制模块内部扩展布线通道，使得对应的时序路径经所述布线通道贯穿所述定制模块。本发明通过创建布线通道，引导时序路径从定制模块内部贯穿，有效地缩短了时序路径的长度，降低了因寄生现象引起的时序违反，有助于实现低功耗混合信号设计。
-
公开(公告)号：CN215578558U
公开(公告)日：2022-01-18
申请号：CN202122682537.9
申请日：2021-11-04
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本实用新型实施例提供了一种电容器和电源电路及芯片。所述电容器包括：MIM电容、MOM电容和MOS电容；所述MOM电容的第一端与MOS电容的栅极以及MIM电容的上极板相连；所述MOM电容的第二端与MOS电容的源极、漏极以及MIM电容的下极板相连；所述上极板与下极板的极性相反。本实用新型充分利用了芯片制造过程中的光罩层资源，进一步提高单位面积的去耦电容容值，节省版图面积，从而降低芯片成本。
-
Patent Agency Ranking
公开(公告)号：CN119623396A
公开(公告)日：2025-03-14
申请号：CN202411581455.7
申请日：2024-11-07
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司电力科学研究院
IPC: G06F30/392
Abstract: 本发明实施例提供一种版图生成方法、装置和电子设备，属于芯片技术领域。版图生成方法包括：获取芯片中待添加MIM电容的目标版图区域；根据所述目标版图区域中目标功能区域的类型，确定目标MIM电容添加方式；基于所述目标MIM电容添加方式对所述目标版图区域添加MIM电容，以生成新版图。本发明实施例通过设置不同的版图区域对应不同的MIM电容添加方式，使得MIM电容在整个芯片的面积取得最大化，提高芯片的MIM电容利用率，大大减小Finfet工艺中的芯片动态IR‑Drop，解决现有的Finfet工艺中动态IR‑Drop仍然较大，减小动态IR‑Drop的效果不理想的缺陷。
-
公开(公告)号：CN114925650B
公开(公告)日：2022-10-21
申请号：CN202210863596.2
申请日：2022-07-22
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F30/392 , G06F30/32
Abstract: 本发明提供一种SOC芯片单元混合布局方法和系统，属于集成电路版图设计领域。所述方法包括：获取前端网表，根据所述前端网表形成初始布局规划；确定需要混合布局的模块单元；根据所述初始布局规划和需要混合布局的模块单元确定用于限制需要混合布局的模块单元的放置位置的限制框；将需要混合布局的模块单元混合放置在所述限制框内。使用上述方法在布局过程中将同层级的SOC芯片单元混合布局，使得SOC芯片单元的运算时间、功耗以及电磁辐射等物理信息不具有规律性，攻击者无法通过分析物理信息来猜测安全芯片的密钥信息，提升安全芯片防功耗攻击的能力。
-
公开(公告)号：CN119511153A
公开(公告)日：2025-02-25
申请号：CN202411438991.1
申请日：2024-10-15
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司电力科学研究院
Abstract: 本发明涉及版图设计技术领域，公开一种电源连接的检查方法与检查系统，所述方法包括：从芯片版图中提取PG网表，其中芯片版图包括时钟网络上的多个驱动单元，多个驱动单元分别分布在多个电压域中，每个电压域被设置有独立的供电网络，以及PG网表包括电压域与供电网络之间的对应关系；根据电压域与供电网络之间的参考对应关系，对PG网表进行检查；以及在PG网表与参考对应关系不匹配的情况下，提供错误提示信息，错误提示信息包括不匹配单元所在的当前电压域和参考电压域。本发明采用单独的电压域对相应的驱动单元进行供电以隔离彼此噪声的影响，并针对多个电压域内的电源连接进行定位检查，以能快速查找连接相关的错误并准确定位错误所在之处。
-
公开(公告)号：CN114925650A
公开(公告)日：2022-08-19
申请号：CN202210863596.2
申请日：2022-07-22
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F30/392 , G06F30/32
Abstract: 本发明提供一种SOC芯片单元混合布局方法和系统，属于集成电路版图设计领域。所述方法包括：获取前端网表，根据所述前端网表形成初始布局规划；确定需要混合布局的模块单元；根据所述初始布局规划和需要混合布局的模块单元确定用于限制需要混合布局的模块单元的放置位置的限制框；将需要混合布局的模块单元混合放置在所述限制框内。使用上述方法在布局过程中将同层级的SOC芯片单元混合布局，使得SOC芯片单元的运算时间、功耗以及电磁辐射等物理信息不具有规律性，攻击者无法通过分析物理信息来猜测安全芯片的密钥信息，提升安全芯片防功耗攻击的能力。
-
公开(公告)号：CN114914237A
公开(公告)日：2022-08-16
申请号：CN202210845626.7
申请日：2022-07-19
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: H01L27/02 , G06F30/392 , G06F30/394
Abstract: 本申请涉及集成电路芯片设计领域，提供一种ROMKEY单元的版图结构、芯片版图布局方法及芯片。所述ROMKEY单元的版图结构，包括第一逻辑版图区和第二逻辑版图区，第一逻辑版图区和第二逻辑版图区设置有各自的逻辑输出端，第一逻辑版图区的逻辑输出端和第二逻辑版图区的逻辑输出端的上方均覆盖金属带；第一逻辑版图区的逻辑输出端通过连接孔与金属带连接，以实现第一逻辑功能；或者，第二逻辑版图区的逻辑输出端通过连接孔与金属带连接，以实现第二逻辑功能。本申请结构简单灵活、适配性强，可适用于各类工艺制程领域；在对芯片改版设计时如需更新ROMKEY密钥或ROMCODE，仅修改一层光罩掩模版即可实现不同的逻辑输出。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.111 seconds)
