公开(公告)号：CN119847982A

公开(公告)日：2025-04-18

申请号：CN202510330523.0

申请日：2025-03-20

Applicant: 湖南师范大学

Inventor： 兰浩 ,  蒋长顺 ,  钟圣晴 ,  李波

IPC: G06F15/78 ,  G06F30/32 ,  G06F5/06 ,  G06F115/08

Abstract: 本发明公开一种基于FPGA的一维高斯拟合IP核及其实现方法。本发明涉及网络通信技术领域，本发明的基于FPGA的一维高斯拟合IP核，包括：通信接口、输入转换模块、填充缓存模块、拟合参数求解模块和输出转换模块；通信接口包括AXI‑Stream接口和AXI‑Lite接口；可直接在FPGA或包含FPGA的嵌入式系统中使用此IP软核，实现高速、小型化计算装置应用需求，直接嵌入设计中，无需设计人员针对一维高斯拟合进行开发设计，降低开发成本，缩短周期。

公开(公告)号：CN119811468A

公开(公告)日：2025-04-11

申请号：CN202510296516.3

申请日：2025-03-13

Applicant: 深圳玖合精工科技有限公司

Inventor： 王择珑 ,  吴伟波

IPC: G11C29/56 ,  G11C29/50 ,  G06F30/32 ,  G06N5/04 ,  G06F18/2431 ,  G06F111/06

Abstract: 本发明涉及半导体筛选技术领域,公开了一种DDR5内存芯片自动化筛选方法，包括以下步骤：S1、数据采集：通过自动化测试平台采集每批次DDR5内存芯片的频率、电压、时序和功耗的测试数据；S2、芯片特性建模：根据采集的测试数据建立每批次芯片的特性模型；S3、多目标优化：根据测试数据构建多个目标函数，对频率误差、电压误差、时序误差和功耗进行多目标优化，得到Pareto最优解；S4、参数自动调整。本发明通过多目标优化、非线性建模、贝叶斯推理和模糊控制，实现了芯片筛选过程的精确化和自动化，显著提高了筛选精度和效率，确保芯片在高负载和特殊应用环境下的性能一致性和稳定性。

公开(公告)号：CN119783595A

公开(公告)日：2025-04-08

申请号：CN202411940909.5

申请日：2024-12-26

Applicant: 湖南长城银河科技有限公司

Inventor： 龚国辉 ,  管彦周 ,  胡润民 ,  林婧 ,  朱敏

IPC: G06F30/32 ,  G06F30/327 ,  G06F9/445

Abstract: 本发明涉及自适应动态调整策略的eCAP模块、系统和方法，通过在eCAP模块中集成频率监测模块、自适应预分频系数计算模块和配置更新模块，由频率监测模块读取捕获寄存器中的时间戳后实时监测输入信号的最新频率，自适应预分频系数计算模块则根据最新频率采用自适应算法计算出符合预设的捕获精度的最佳预分频系数，最后由配置更新模块将预分频处理模块当前使用的预分频系数实时更新为最佳预分频系数，实现了基于自适应动态调整策略来实现对eCAP模块的预分频系数的实时修改，从而大幅提高了eCAP模块的适用性。

公开(公告)号：CN119692261A

公开(公告)日：2025-03-25

申请号：CN202510192343.0

申请日：2025-02-21

Applicant: 安徽大学

Inventor： 李鑫 ,  陈林涛 ,  余润儒 ,  戴成虎 ,  周永亮 ,  李志刚 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G06F30/32

Abstract: 本发明公开了用于电荷域SRAM存内计算的混合ADC电路及模块，涉及集成电路设计技术领域。本发明的混合ADC电路包括：参考电压选择器、数模转换器、动态比较器、移位寄存器、译码器、逐次逼近控制逻辑、随机数发生器、2个输入开关。本发明将对模拟信号的6bit量化过程分成：先进行高3bit量化、再进行低3bit量化。本发明充分复用了参考电压来进行高3bit量化，大大降低了电路所需的电容数量，节省了电路的面积开销、功耗；本发明使用随机数发生器来控制数模转换器工作，使其在进行低3bit量化时将量化出的结果作为概率比特流，以进行随机域中的串行计算，能够有效降低外围移位累加电路的面积开销及功耗。

公开(公告)号：CN119670640A

公开(公告)日：2025-03-21

申请号：CN202411722549.1

申请日：2024-11-28

Applicant: 成都市易冲半导体有限公司

Inventor： 张红云 ,  胡启勇 ,  卿健

IPC: G06F30/32 ,  G06F30/3315 ,  G06F119/12

Abstract: 本发明提供一种固化数据方法及装置，所述方法包括：参数固化器存储电路设计系统中的固化参数，其中，固化参数数值和固化参数地址对应存储；参数固化器根据来自电路设计系统的运算器或控制器的固化参数地址，向参数锁存器输出对应的固化参数数值；参数锁存器根据来自电路设计系统的运算器或控制器的固化参数地址有效脉冲，对参数固化器输出的固化参数数值进行锁存，得到有效固化参数数值，并向电路设计系统的运算器或控制器输出有效固化参数数值。本发明简单、灵活、可靠，解决了采用非易失性存储器来固化数据成本高的问题。

公开(公告)号：CN114297981B

公开(公告)日：2025-03-14

申请号：CN202111438943.9

申请日：2021-11-29

Applicant: 上海华力集成电路制造有限公司

Inventor： 顾静萍 ,  钱翼飞

IPC: G06F30/3947 ,  G06F30/32

Abstract: 本发明提供一种电阻型DAC版图结构至少包括电阻结构，电阻结构包括电性连接的多个第一子电阻结构和至少一个第二子电阻结构；其中多个第一子电阻结构由多个第三电阻串联形成,多个第一子电阻结构按照规律性排列；以及第二子电阻结构由多个第三电阻串联形成，其第三电阻值的数量多于第一子电阻结构中的第三电阻数量，第二子电阻结构设置在多个第一子电阻结构的至少一侧；金属连线，用于将相邻的多个第一子电阻结构和至少一个第二子电阻结构连接。本发明降低了版图设计中的寄生、匹配等因素对精度的影响，本发明结构的DAC的微分非线性、积分非线性指标在一定电阻范围内得到有效控制。

公开(公告)号：CN119578314A

公开(公告)日：2025-03-07

申请号：CN202510120081.7

申请日：2025-01-25

Applicant: 东南大学

Inventor： 蔡浩 ,  狄彦彤 ,  刘孙辰星

IPC: G06F30/32 ,  G06F30/392 ,  G11C11/16 ,  H03K19/003 ,  G11C5/02

Abstract: 本发明公开了一种基于磁性随机存取存储器的抗辐照关键电路设计方法，针对写驱动电路、字线译码/驱动电路和列选电路中的基本组合逻辑单元，提出一种双模冗余（Double Module Redundancy，DMR）的抗辐照标准单元加固方法，并建立抗辐照标准单元库。围绕15个标准单元完成抗辐照单元库配置并绘制版图，同时仿真验证了数据准确性。相比传统三模冗余（Triple Module Redundancy，TMR）加固方案，在维持抗辐照性能前提下极大地降低功耗、版图面积和延迟时间。

公开(公告)号：CN119558238A

公开(公告)日：2025-03-04

申请号：CN202411641143.0

申请日：2024-11-18

Applicant: 杭州电子科技大学

Inventor： 范舫豪 ,  夏莹杰

IPC: G06F30/32 ,  G06N5/022 ,  G06F40/284 ,  G06F16/901 ,  G06F30/3308

Abstract: 本发明公开了一种硬件安全漏洞知识图谱辅助的Verilog安全代码生成方法及装置，该方法首先根据用户输入的硬件代码生成任务的自然语言描述，将硬件代码生成任务分解为若干子任务，提取信号、状态转换和电路代码示例。其次获取硬件安全漏洞数据，自顶向下构建硬件漏洞安全知识图谱。然后根据子任务的自然语言描述、信号、状态转换和电路代码示例生成Verilog代码。最后基于硬件漏洞安全知识图谱，对Verilog代码进行安全漏洞检测并修复安全漏洞，生成安全Verilog代码。本发明提升了硬件代码生成的效率和安全性，同时具备灵活性和扩展性，并降低了实施复杂性。

公开(公告)号：CN117408193B

公开(公告)日：2025-02-18

申请号：CN202311507266.0

申请日：2023-11-09

Applicant: 无锡中微亿芯有限公司

Inventor： 陈嫄 ,  林婷婷 ,  王澧 ,  朱瑜

IPC: G06F30/32

Abstract: 本申请公开了一种基于Virtuoso的实例调用信息提取方法，涉及集成电路设计领域，该方法利用Skill程序接口编写程序脚本文件配置到Virtuoso软件环境中并在视图中形成菜单，Virtuoso软件启动时自动加载执行程序脚本文件，就会依次遍历视图列表文件中的目标顶层电路调用的多个单元视图的视图信息，根据单元视图的数据库地址从顶层至底层依次遍历直至遍历到达底层器件，并在关联表中记录遍历到的每个实例的单元视图的单元标识以及调用实例的单元视图的电路库标识之间的对应关系，从而可以输出目标顶层电路在所有单元视图中的实例调用信息的关联表，实现自动化的实例调用信息批量提取，提高了提取效率。

公开(公告)号：CN116127837B

公开(公告)日：2025-02-07

申请号：CN202211673596.2

申请日：2022-12-26

Applicant: 深圳华大九天科技有限公司

Inventor： 杨祖声 ,  吾立峰 ,  陆涛涛 ,  代超 ,  张正 ,  高蕾

IPC: G06F30/27 ,  G06F30/32 ,  G06F30/39 ,  G06F30/394

Abstract: 本申请公开了像素电路版图的绘制方法、装置及相关产品，方法包括：指标计算步骤，其判断是否需要将第一像素电路版图作为待优化目标像素电路版图；参数调整步骤根据期望的结果指标和版图图形入参的映射关系，对应调整版图图形入参，以对应调整版图图形参数单元的优化版图特征，以在待优化目标像素电路版图的基础上进行版图绘制得到第二像素电路版图，判断是否需要将第二像素电路版图作为新的待优化目标像素电路版图；若是，则在新的目标像素电路版图的基础上进行版图绘制得到新的第二像素电路版图，并执行指标计算步骤，以判断是否需要对新的第二像素电路版图进行优化，直至新的第二像素电路版图的结果指标满足设计指标。