一种SAR成像系统的数据存储交换方法及架构

    公开(公告)号:CN115344203B

    公开(公告)日:2025-04-25

    申请号:CN202210911938.3

    申请日:2022-07-29

    Abstract: 本发明涉及一种SAR成像系统的数据存储交换方法及架构。所述方法包括:对原始数据进行矩阵分块,得到至少一个子矩阵;对所述子矩阵进行距离向或方位向上的等量划分;将等量划分的所述子矩阵分别三维交叉映射到第一存取存储器、第二存取存储器;第一存取存储器、第二存取存储器、第一缓存模块、第二缓存模块、处理引擎执行数据缓存、读取或写入。本发明在处理引擎处理第二缓存模块的数据时,第一存取存储器、第二存取存储器与第一缓存模块进行数据读取或写入,使得流水线空闲时间很少,缓存资源得到充分利用;以及对原始数据等量划分等处理,使得单次突发传输数据的距离向长度和方位向长度相等;进而提高了数据的访问效率。

    一种支持非基2点数输出序列的FFT处理器及处理方法

    公开(公告)号:CN115422498A

    公开(公告)日:2022-12-02

    申请号:CN202210875299.X

    申请日:2022-07-22

    Abstract: 本申请提供一种支持非基2点数输出序列的FFT处理器,包括:平滑插值模块,用于对输入序列进行非整数点插值得到基2点数的时域插值序列;非整数点插值使得输入序列经过FFT处理器得到的输出序列在进行截取处理之前,为输入序列进行DFT处理的输出序列在频域补零得到的序列;FFT处理模块,用于对基2点数的时域插值序列进行基2FFT处理得到基2点数的频域序列;补偿截取模块,用于对基2点数的频域序列进行相位补偿,并进行截取处理得到非基2点数的输出序列作为FFT处理器的输出序列。本申请中FFT处理器的输出序列会被移交至系统的缓存和内存中进行后继的信号处理,因为该输出序列可以是任意长度的,从而能够为系统节省大量的片上缓存容量和片外内存带宽。

    基于三次样条插值改进的ω-k算法在FPGA上的实现方法

    公开(公告)号:CN119881893A

    公开(公告)日:2025-04-25

    申请号:CN202411954944.2

    申请日:2024-12-27

    Abstract: 本申请实施例提供一种基于三次样条插值改进的ω‑k算法在FPGA上的实现方法,所述方法包括:获取雷达回波数据和Stolt映射后的矩阵数据,其中,雷达回波数据包括原始距离向频率轴和单行距离向回波数据;通过原始距离向频率轴和单行距离向回波数据构建三对角线性方程组;基于设定算法求解三对角线性方程组的三次样条系数;对原始距离向频率轴进行处理,查询数据点的插值区间段索引;基于插值区间段索引和三次样条系数,对插值点进行插值操作,得到该插值点对应的插值数据,并将该插值数据与Stolt映射后的矩阵数据进行结合;从而实现优化ω‑k成像算法中的Stolt映射,降低传统方式下sinc插值造成的硬件资源消耗,简化Stolt映射流程,有效提高插值精度。

    一种FFT处理器及其处理数据的方法

    公开(公告)号:CN112966209B

    公开(公告)日:2023-05-05

    申请号:CN202110267342.X

    申请日:2021-03-11

    Abstract: 本发明涉及一种FFT处理器及其处理数据的方法。FFT处理器包括:串转并模块,将接收的第一时域数据由串行转为2n路第二时域数据并行,其中,2n不大于第一时域数据的长度。2n处理通道中的任意一个通道包括依次排列的m个操作级模块以及m‑1个乘法器模块,输入当前处理通道的第二时域数据,经过m个操作级模块以及m‑1个乘法器模块进行运算后得到第一频域数据并输出到旋转因子乘法器模块。旋转因子乘法器模块将来自2n个处理通道的第一频域数据分别与旋转因子相乘,获得2n组第二频域数据后输出。基‑2n蝶形单元对2n组第二频域数据进行基‑2n运算,并输出第三频域数据到并转串模块,并转串模块将2n组第三频域数据数据合并为串行的第四频域数据。

    一种FFT处理器及其处理数据的方法

    公开(公告)号:CN112966209A

    公开(公告)日:2021-06-15

    申请号:CN202110267342.X

    申请日:2021-03-11

    Abstract: 本发明涉及一种FFT处理器及其处理数据的方法。FFT处理器包括:串转并模块,将接收的第一时域数据由串行转为2n路第二时域数据并行,其中,2n不大于第一时域数据的长度。2n处理通道中的任意一个通道包括依次排列的m个操作级模块以及m‑1个乘法器模块,输入当前处理通道的第二时域数据,经过m个操作级模块以及m‑1个乘法器模块进行运算后得到第一频域数据并输出到旋转因子乘法器模块。旋转因子乘法器模块将来自2n个处理通道的第一频域数据分别与旋转因子相乘,获得2n组第二频域数据后输出。基‑2n蝶形单元对2n组第二频域数据进行基‑2n运算,并输出第三频域数据到并转串模块,并转串模块将2n组第三频域数据数据合并为串行的第四频域数据。

    基于调度加速的高效BP成像方法
    6.
    发明公开

    公开(公告)号:CN119959946A

    公开(公告)日:2025-05-09

    申请号:CN202510278105.1

    申请日:2025-03-10

    Abstract: 本申请实施例提供一种基于调度加速的高效BP成像方法,所述方法包括:接收原始回波数据,得到参数队列;读取参数队列,根据设定规则得到计算参数队列,并将计算参数队列转换为二维参数数据流;根据二维参数数据流逐行处理投影,持续计算直至计算参数队列耗尽触发中断;接收到响应中断信号,加载下一批计算参数队列;协调各个任务的执行顺序,控制数据流转和传输,确保系统高效有序地执行算法,节约了BP算法投影步骤执行时,子任务切换时软硬件交互导致的时间间隙,提高了硬件利用率。

    一种SAR成像系统的数据存储交换方法及架构

    公开(公告)号:CN115344203A

    公开(公告)日:2022-11-15

    申请号:CN202210911938.3

    申请日:2022-07-29

    Abstract: 本发明涉及一种SAR成像系统的数据存储交换方法及架构。所述方法包括:对原始数据进行矩阵分块,得到至少一个子矩阵;对所述子矩阵进行距离向或方位向上的等量划分;将等量划分的所述子矩阵分别三维交叉映射到第一存取存储器、第二存取存储器;第一存取存储器、第二存取存储器、第一缓存模块、第二缓存模块、处理引擎执行数据缓存、读取或写入。本发明在处理引擎处理第二缓存模块的数据时,第一存取存储器、第二存取存储器与第一缓存模块进行数据读取或写入,使得流水线空闲时间很少,缓存资源得到充分利用;以及对原始数据等量划分等处理,使得单次突发传输数据的距离向长度和方位向长度相等;进而提高了数据的访问效率。

Patent Agency Ranking