-
公开(公告)号：CN114823916A
公开(公告)日：2022-07-29
申请号：CN202210425238.3
申请日：2022-04-22
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
IPC: H01L29/786 , H01L23/48 , H01L21/34 , G02F1/1368 , G02F1/1362
Abstract: 本发明公开一种薄膜晶体管、显示面板及薄膜晶体管的制作方法，薄膜晶体管包括依次设于基板的栅极、栅极绝缘层、源极、漏极以及钝化层，薄膜晶体管还包括导电层和有源层，导电层包括间隔设于栅极绝缘层背向栅极一侧的第一导电块和第二导电块，源极设于第一导电块背向栅极绝缘层的一侧，漏极设于第二导电块背向栅极绝缘层的一侧；第一导电块具有朝向第二导电块延伸并凸出于源极外边缘的第一搭接部，第二导电块具有朝向第一导电块延伸并凸出于漏极外边缘的第二搭接部；有源层设于栅极绝缘层背向栅极的一侧，并连接第一搭接部和第二搭接部。本发明提出的薄膜晶体管的有源层与源极或漏极之间的连接触阻抗更小。
-
公开(公告)号：CN112530810A
公开(公告)日：2021-03-19
申请号：CN202011327088.X
申请日：2020-11-24
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
IPC: H01L21/336 , H01L27/12 , H01L27/32
Abstract: 本申请公开了一种开关元件的制备方法、阵列基板的制备方法和显示面板，所述开关元件的制备方法包括步骤：在衬底上形成具有第一宽度的多晶硅层；在多晶硅层上依次形成栅极绝缘层、栅极金属层和蚀刻阻挡层，所述栅极金属层具有一第二宽度，所述蚀刻阻挡层具有一第三宽度；对多晶硅层进行第一次离子注入形成过渡掺杂区；对蚀刻阻挡层进行灰化处理，得到具有第四宽度的蚀刻阻挡层；进行第二次离子注入，形成重掺杂区、未掺杂区和轻掺杂区；所述第四宽度大于等于所述第二宽度；通过增加蚀刻阻挡层，改变蚀刻阻挡层的宽度完成梯度离子注入，可以减少光罩，且栅极层宽度大于等于多晶硅层宽度，可以改善短沟道效应。
-
公开(公告)号：CN117542864A
公开(公告)日：2024-02-09
申请号：CN202311701043.8
申请日：2023-12-11
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
Abstract: 本申请具体涉及阵列基板的制作方法、阵列基板及显示面板，制作方法包括在半导体层上沉积保护膜层，并对保护膜层进行图案化处理，得到裸露区、第一膜厚区、第二膜厚区和第三膜厚区，裸露区露出半导体层的部分，裸露区对应相邻栅极中的一者，第一膜厚区对应相邻栅极中的另一者；利用第一次刻蚀工艺将位于裸露区中的半导体层完全刻蚀，将位于裸露区中的栅绝缘层部分刻蚀；利用第二次刻蚀工艺、第三次刻蚀工艺和第四次刻蚀工艺将保护膜层、未被保护膜层覆盖的半导体层和部分栅绝缘层进行刻蚀。通过利用裸露区中剩余的部分栅绝缘层对栅极进行保护，保证裸露区中栅极表面的完整性，进而保证第二极与栅极之间的接触电阻，保证显示效果。
-
公开(公告)号：CN112530810B
公开(公告)日：2023-06-16
申请号：CN202011327088.X
申请日：2020-11-24
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
IPC: H01L21/336 , H01L27/12 , H10K59/12
Abstract: 本申请公开了一种开关元件的制备方法、阵列基板的制备方法和显示面板，所述开关元件的制备方法包括步骤：在衬底上形成具有第一宽度的多晶硅层；在多晶硅层上依次形成栅极绝缘层、栅极金属层和蚀刻阻挡层，所述栅极金属层具有一第二宽度，所述蚀刻阻挡层具有一第三宽度；对多晶硅层进行第一次离子注入形成过渡掺杂区；对蚀刻阻挡层进行灰化处理，得到具有第四宽度的蚀刻阻挡层；进行第二次离子注入，形成重掺杂区、未掺杂区和轻掺杂区；所述第四宽度大于等于所述第二宽度；通过增加蚀刻阻挡层，改变蚀刻阻挡层的宽度完成梯度离子注入，可以减少光罩，且栅极层宽度大于等于多晶硅层宽度，可以改善短沟道效应。
-
公开(公告)号：CN113345385A
公开(公告)日：2021-09-03
申请号：CN202110598331.X
申请日：2021-05-31
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
IPC: G09G3/36
Abstract: 本申请公开了一种显示面板的校正方法、装置、计算机设备和存储介质，属于显示技术领域。所述校正方法包括：控制显示面板显示第一图像，不断调整公共电极的电压，并将显示面板的闪烁值最小时公共电极的电压值确定为第一公共电压值；将公共电极的电压调整为第一公共电压值，并根据第一公共电压值调整显示面板的零灰阶的绑点电压。该校正方法在显示面板的最佳公共电压发生漂移之后所确定的第一公共电压值即为漂移后显示面板的最佳公共电压值。该校正方法根据第一公共电压值调整零灰阶的绑点电压，可以避免漂移后的最佳公共电压过于靠近或远离零灰阶的绑点电压，从而可以减弱最佳公共电压的漂移对显示面板的显示效果的影响。
-
Patent Agency Ranking
公开(公告)号：CN113345385B
公开(公告)日：2022-03-22
申请号：CN202110598331.X
申请日：2021-05-31
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
IPC: G09G3/36
Abstract: 本申请公开了一种显示面板的校正方法、装置、计算机设备和存储介质，属于显示技术领域。所述校正方法包括：控制显示面板显示第一图像，不断调整公共电极的电压，并将显示面板的闪烁值最小时公共电极的电压值确定为第一公共电压值；将公共电极的电压调整为第一公共电压值，并根据第一公共电压值调整显示面板的零灰阶的绑点电压。该校正方法在显示面板的最佳公共电压发生漂移之后所确定的第一公共电压值即为漂移后显示面板的最佳公共电压值。该校正方法根据第一公共电压值调整零灰阶的绑点电压，可以避免漂移后的最佳公共电压过于靠近或远离零灰阶的绑点电压，从而可以减弱最佳公共电压的漂移对显示面板的显示效果的影响。
-
公开(公告)号：CN116259633A
公开(公告)日：2023-06-13
申请号：CN202310171971.1
申请日：2023-02-27
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
IPC: H01L27/12 , G02F1/1685 , G02F1/1676 , G02F1/1677 , G02F1/16753 , G02F1/16756 , G02F1/16755
Abstract: 本申请提供了一种阵列基板和显示面板。阵列基板包括衬底以及依次形成于衬底一侧的薄膜晶体管、第一绝缘层、平坦层、金属导电层和透明电极层；第一绝缘层和平坦层覆盖薄膜晶体管；金属导电层形成金属反射层；第一绝缘层具有覆盖薄膜晶体管的沟道区的暴露部；平坦层上设置通孔，以至少部分裸露暴露部；通孔内设置有与薄膜晶体管的栅极电连接的导电层，导电层包括金属遮光层和/或透明导电层，且覆盖暴露部。通过将沟道区上方的平坦层进行挖孔处理，避免平坦层对沟道区进行遮挡，以对薄膜晶体管的性能产生影响，进而避免拖尾现象；同时，在沟道区上方设置与栅极电连接的导电层，以形成双栅极结构，进而提升薄膜晶体管的性能。
-
公开(公告)号：CN114823342A
公开(公告)日：2022-07-29
申请号：CN202210422330.4
申请日：2022-04-21
Applicant: 北海惠科光电技术有限公司 , 惠科股份有限公司
IPC: H01L21/336 , H01L21/205 , H01L29/66 , H01L29/786 , G02F1/1368
Abstract: 本申请提供了一种薄膜晶体管及其制备方法，该方法包括提供基板；在所述基板上形成栅极；在所述基板上形成栅极绝缘层，使所述栅极绝缘层覆盖所述栅极；在所述栅极绝缘层上形成非晶硅层；其中，控制氢气与硅烷的比值大于或等于8；在所述非晶硅层上形成掺杂层；在所述掺杂层上形成源漏极金属层；对所述源漏极金属层和所述掺杂层进行刻蚀，以得到源极和漏极。本申请解决了现有液晶显示器在高温状态下TFT的关态电流会大幅度变大，导致液晶显示器出现闪屏或画异，影响显示品质的问题。
-
公开(公告)号：CN110111820B
公开(公告)日：2021-07-23
申请号：CN201910265367.9
申请日：2019-04-02
Applicant: 惠科股份有限公司
IPC: G11C11/15
Abstract: 本申请提供了一种磁盘盘片，所述磁盘盘片包括：衬底层；磁性层，所述磁性层位于所述衬底层之上；保护层，所述保护层位于所述磁性层上；其中，所述磁性层包括第一铁铂合金薄膜；所述衬底层为晶体，以使所述衬底层诱导所述第一铁铂合金薄膜形成有序磁性层。本申请还提供一种磁盘盘片制作方法以及磁性记忆体存储器件。基于本申请采用铁铂合金材料作为磁性层，铁铂合金的磁各向异性能较高，能够满足各晶粒尺寸对磁各向异性能的要求，且基于衬底层诱导磁性层形成有序相磁性层，该磁记录介质的热稳定性高。
-
公开(公告)号：CN115132754B
公开(公告)日：2023-06-27
申请号：CN202210759042.8
申请日：2022-06-30
Applicant: 惠科股份有限公司
Abstract: 本申请提供一种背光模组及其制备方法、显示面板，制备方法包括：在基板上形成初始半导体层，所述初始半导体层的材质包括非晶硅或非晶金属氧化物；以及，以预设温度区间在所述初始半导体层上形成磊晶叠层，并使所述初始半导体层在所述预设温度区间形成半导体层，所述半导体层的材质包括微晶硅或微晶金属氧化物。本申请的技术方案能够保证较佳的电子迁移率的同时不对基板造成损伤。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.224 seconds)
