-
公开(公告)号：CN115360211A
公开(公告)日：2022-11-18
申请号：CN202210933678.X
申请日：2022-08-04
Applicant: 华中科技大学
IPC: H01L27/24 , H01L21/768 , H01L23/48
Abstract: 本发明公开了一种忆阻器单元与CMOS电路的后端集成结构及其制备方法，属于微电子器件工艺与集成电路技术领域；其中，忆阻器单元通过第三金属互连结构和第二绝缘层内的金属通孔与CMOS电路和外部电路实现电学互连，使得金属互连线的尺寸与忆阻器的尺寸不会相互制约，能够提高忆阻器的集成密度；金属互连结构包括互连沟槽、以及与互连沟槽贯通相连的通孔，采用双大马士革工艺制备得到；金属互连结构内部依次填充有粘附层金属、扩散阻挡层和填充金属Cu，可以实现更小的线宽，使得互连线的尺寸以及通孔的尺寸都较小，进而大大减小了忆阻器的尺寸，实现了更高的集成密度，同时也实现了忆阻器与CMOS电路的集成互连且不会对忆阻器的性能造成影响。
-
公开(公告)号：CN117097327A
公开(公告)日：2023-11-21
申请号：CN202311036054.9
申请日：2023-08-17
Applicant: 华中科技大学
IPC: H03K19/173 , H03K19/20 , H03K3/02 , G11C13/00
Abstract: 本发明公开了一种基于忆阻器的双边缘D触发器及电子产品，属于逻辑运算器件设计技术领域，所述双边缘D触发器包括：双极性的忆阻器M1～M3、开关器件TG1～TG6、电压比较器COMP、反相器INV1和定值电阻R，通过一对反向串联的忆阻器(M1、M2或M2、M3)结构对输入数据D进行存储，将数据以电阻形式存储在数据存储忆阻器M1或M3中。通过定值电阻与忆阻器串联分压的结构，最终通过比较器输出跟随结果。上述基于忆阻器的双边缘D触发器，既然保证数据的非易失性，又能提高数据的传输速率。
-
公开(公告)号：CN115360211B
公开(公告)日：2024-10-15
申请号：CN202210933678.X
申请日：2022-08-04
Applicant: 华中科技大学
IPC: H10B63/00 , H01L21/768 , H01L23/48
Abstract: 本发明公开了一种忆阻器单元与CMOS电路的后端集成结构及其制备方法，属于微电子器件工艺与集成电路技术领域；其中，忆阻器单元通过第三金属互连结构和第二绝缘层内的金属通孔与CMOS电路和外部电路实现电学互连，使得金属互连线的尺寸与忆阻器的尺寸不会相互制约，能够提高忆阻器的集成密度；金属互连结构包括互连沟槽、以及与互连沟槽贯通相连的通孔，采用双大马士革工艺制备得到；金属互连结构内部依次填充有粘附层金属、扩散阻挡层和填充金属Cu，可以实现更小的线宽，使得互连线的尺寸以及通孔的尺寸都较小，进而大大减小了忆阻器的尺寸，实现了更高的集成密度，同时也实现了忆阻器与CMOS电路的集成互连且不会对忆阻器的性能造成影响。
-
Patent Agency Ranking
公开(公告)号：CN115083475B
公开(公告)日：2024-09-10
申请号：CN202210650106.0
申请日：2022-06-09
Applicant: 华中科技大学
IPC: G11C13/00
Abstract: 本发明公开了一种高速大电流可调脉冲电路、相变存储器的操作电路及操作方法，该高速大电流可调脉冲电路通过设置钳位结构、电流镜像结构和漏电流关断结构，所述钳位结构包括钳位运放和第一MOS管，用于生成参考电流，电流镜像结构用于生成与参考电流成比例的输出电流，而漏电流关断结构则用于脉冲消失时关断电流镜像结构，减小漏电流，以此实现电流可调且减小漏电流，结合两个高速大电流可调脉冲电路分别作为第一电流源和第二电流源以为相变存储单元的两极分别施加调控后的电流，可以使脉冲电流的工作电压范围增大，达到VSS～VDD，从而快速实现能量积累。
-
公开(公告)号：CN114203756B
公开(公告)日：2024-10-15
申请号：CN202111307961.3
申请日：2021-11-05
Applicant: 华中科技大学
IPC: H10B63/00 , H01L21/768 , H01L23/48 , H01L23/50
Abstract: 本发明公开了一种忆阻器单元与CMOS电路的后端集成结构及其制备方法，其中，忆阻器单元置于两层金属互连线中间并通过金属通孔与上下金属互连线连通，且忆阻器单元之上设置有刻蚀停止层，可以在刻蚀忆阻器单元的上通孔时对忆阻器结构形成有效保护，从而使金属通孔对接结构部分能够实现良好对接的同时不损伤忆阻器结构，能够在保证忆阻器性能的条件下实现忆阻器单元与CMOS电路的电学连接；本发明在标准CMOS工艺的基础上，采用后端工艺集成的方法，实现了忆阻器与CMOS电路的混合集成。通过本发明的方法，可以在仅增加少量几步工艺、两层版图的基础上在金属互连层制备实现高性能的忆阻器件，实现忆阻器与CMOS电路的互联并且不会对CMOS器件性能造成影响。
-
公开(公告)号：CN115222029A
公开(公告)日：2022-10-21
申请号：CN202210833673.X
申请日：2022-07-15
Abstract: 本发明公开了一种忆阻器的稳定电导获取方法、调控方法及应用。其中，该稳定电导获取方法包括如下步骤：向处于稳定低阻态的忆阻器的上下电极之间连续施加20～50个等幅值等脉宽的reset脉冲，并在施加的第10个reset脉冲起的每个reset脉冲后，向忆阻器施加读电压进行读操作，直到读操作读出的忆阻器的电导值处于稳定态，获取忆阻器在此时reset脉冲下的稳定电导态；然后通过等量提高reset脉冲的幅值或脉宽，获得多个reset脉冲下的稳定电导态。本发明可获得忆阻器稳定多值，操作方法简单，读次数少，同时还可有效降低电导调控过程中循环间偏差。
-
公开(公告)号：CN115083475A
公开(公告)日：2022-09-20
申请号：CN202210650106.0
申请日：2022-06-09
Applicant: 华中科技大学
IPC: G11C13/00
Abstract: 本发明公开了一种高速大电流可调脉冲电路、相变存储器的操作电路及操作方法，该高速大电流可调脉冲电路通过设置钳位结构、电流镜像结构和漏电流关断结构，所述钳位结构包括钳位运放和第一MOS管，用于生成参考电流，电流镜像结构用于生成与参考电流成比例的输出电流，而漏电流关断结构则用于脉冲消失时关断电流镜像结构，减小漏电流，以此实现电流可调且减小漏电流，结合两个高速大电流可调脉冲电路分别作为第一电流源和第二电流源以为相变存储单元的两极分别施加调控后的电流，可以使脉冲电流的工作电压范围增大，达到VSS～VDD，从而快速实现能量积累。
-
公开(公告)号：CN114203756A
公开(公告)日：2022-03-18
申请号：CN202111307961.3
申请日：2021-11-05
Applicant: 华中科技大学
IPC: H01L27/24 , H01L21/768 , H01L23/48 , H01L23/50 , H01L45/00
Abstract: 本发明公开了一种忆阻器单元与CMOS电路的后端集成结构及其制备方法，其中，忆阻器单元置于两层金属互连线中间并通过金属通孔与上下金属互连线连通，且忆阻器单元之上设置有刻蚀停止层，可以在刻蚀忆阻器单元的上通孔时对忆阻器结构形成有效保护，从而使金属通孔对接结构部分能够实现良好对接的同时不损伤忆阻器结构，能够在保证忆阻器性能的条件下实现忆阻器单元与CMOS电路的电学连接；本发明在标准CMOS工艺的基础上，采用后端工艺集成的方法，实现了忆阻器与CMOS电路的混合集成。通过本发明的方法，可以在仅增加少量几步工艺、两层版图的基础上在金属互连层制备实现高性能的忆阻器件，实现忆阻器与CMOS电路的互联并且不会对CMOS器件性能造成影响。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
