公开(公告)号：CN117316925B

公开(公告)日：2024-08-06

申请号：CN202311165911.5

申请日：2023-09-11

Applicant: 华中科技大学 ,  广东电网有限责任公司电力科学研究院

Inventor： 王智强 ,  周逸敏 ,  辛国庆 ,  时晓洁 ,  葛雨馨 ,  杨柳 ,  李巍巍 ,  谭令其 ,  马凯 ,  李盈 ,  李歆蔚 ,  马燕君

IPC: H01L23/538 ,  H01L23/482

Abstract: 本发明属于集成电路技术领域，尤其涉及一种多芯片SiC功率模块动态均流的布局布线优化方法及系统，首先，针对功率模块基板铜图案与芯片布局优化，提出三条设计原则，在DBC基板尺寸、功率/驱动端子尺寸、键合线直径及高度、芯片各电极的并联键合线数量及间距、并联芯片数量均不变的前提下，提出了多芯片SiC功率模块基板铜图案与芯片布局设计流程；然后，以布局优化后的功率模块为研究对象，提出了一种调整芯片键合线连接点位置的布线优化方案，该方案结合响应面建模法和动态均流等式，精确调控并联SiC MOSFET芯片功率源极键合线的长度与角度，提高了布线优化的精度。

公开(公告)号：CN117316925A

公开(公告)日：2023-12-29

申请号：CN202311165911.5

申请日：2023-09-11

Applicant: 华中科技大学 ,  广东电网有限责任公司电力科学研究院

Inventor： 王智强 ,  周逸敏 ,  辛国庆 ,  时晓洁 ,  葛雨馨 ,  杨柳 ,  李巍巍 ,  谭令其 ,  马凯 ,  李盈 ,  李歆蔚 ,  马燕君

IPC: H01L23/538 ,  H01L23/482

Abstract: 本发明属于集成电路技术领域，尤其涉及一种多芯片SiC功率模块动态均流的布局布线优化方法及系统，首先，针对功率模块基板铜图案与芯片布局优化，提出三条设计原则，在DBC基板尺寸、功率/驱动端子尺寸、键合线直径及高度、芯片各电极的并联键合线数量及间距、并联芯片数量均不变的前提下，提出了多芯片SiC功率模块基板铜图案与芯片布局设计流程；然后，以布局优化后的功率模块为研究对象，提出了一种调整芯片键合线连接点位置的布线优化方案，该方案结合响应面建模法和动态均流等式，精确调控并联SiC MOSFET芯片功率源极键合线的长度与角度，提高了布线优化的精度。

公开(公告)号：CN118471969A

公开(公告)日：2024-08-09

申请号：CN202410656814.4

申请日：2024-05-24

Applicant: 华中科技大学 ,  广东电网有限责任公司电力科学研究院

Inventor： 王智强 ,  周逸敏 ,  谭令其 ,  马凯 ,  杨柳 ,  李盈 ,  江链涛

IPC: H01L25/16 ,  H01L23/538 ,  H01L23/498 ,  H01L23/31 ,  H01L21/56 ,  H01L21/60 ,  H01L23/367

Abstract: 本发明属于半导体技术领域，公开了一种千安级单管型SiC功率半导体模块的封装结构，主要包含SiC芯片、陶瓷基板、底板、功率与信号端子、集成栅极/开尔文源极电阻、外壳等组件。本发明所提封装结构改善了多芯片并联电热性能、减小了功率模块尺寸、突破了并联SiC芯片数量限制，极大地提升了现有SiC功率半导体模块的电流容量与功率密度，尤其适用于轨道交通牵引、柔性直流输电等大功率场合用1.7kV～6.5kV单管型功率半导体模块。此外，本发明所提封装结构兼容传统的焊接、键合、灌封等工艺，制备方法成熟，适合在实际工程中大规模推广应用。