-
公开(公告)号：CN119623540A
公开(公告)日：2025-03-14
申请号：CN202311181904.4
申请日：2023-09-13
IPC: G06N3/063 , G06N3/084 , G06N3/0464
Abstract: 本申请公开了一种用于训练神经网络的控制装置和方法，属于人工智能技术领域。本装置在训练神经网络的过程中，基于输出阈值和误差阈值，对输出信号和误差信号进行二值化和三值化处理，得到输出符号信号和误差符号信号，限制了需要进行更新的权重的范围，减少了权重更新的次数，从而减少了神经网络训练的计算能耗，再基于输出符号信号、误差符号信号和输入信号，获取更新信号，该更新信号指示权重的更新方向，即便新型存储器的电导值的变化不可控且会发生漂移，本装置也能够在下一次迭代中，给出该新型存储器的电导值的正确的更新方向。因此，本装置能够以较小的计算能耗克服新型存储器的非理想特性，提高训练效率。
-
公开(公告)号：CN114975771A
公开(公告)日：2022-08-30
申请号：CN202110210934.8
申请日：2021-02-25
IPC: H01L45/00
Abstract: 本申请提供了一种阻变存储器件，包括两个电极层和位于两个电极层之间的阻变层，两个电极层中的至少一个电极层与阻变层的接触面为粗糙表面，该粗糙表面的粗糙度评价指标值不小于预设值。在相同操作电压下，接触面为粗糙表面器件的电极凸起区域具有更强的局部电场，更容易形成氧空位，避免了随机生成氧空位导致不同器件的特性波动较大，提升了器件一致性、保持时间等特性，提高用户体验。
-
公开(公告)号：CN119440462A
公开(公告)日：2025-02-14
申请号：CN202310959998.7
申请日：2023-07-31
Abstract: 本申请实施例公开了一种存内计算模块，该存内计算模块包括计算阵列、数据写入单元和数据输入单元；数据写入单元用于将第一数据写入计算阵列，以使得计算阵列存储第一数据；数据输入单元用于将第二数据输入计算阵列；计算阵列用于存储第一数据，并在数据输入单元输入第二数据之后，根据第一数据和第二数据执行矩阵乘运算，获得计算结果。该方案中，存内计算模块中不需要额外设置数据读取单元，而是通过数据输入单元、数据写入单元以及计算阵列即可实现存内计算，从而可以减小存内计算模块的面积以及功耗开销。
-
公开(公告)号：CN117332833A
公开(公告)日：2024-01-02
申请号：CN202210731887.6
申请日：2022-06-25
Applicant: 华为技术有限公司
Abstract: 本申请实施例提供了一种神经元电路、应用方法、神经元芯片和电子设备，该神经元电路可模拟神经元的整合特性、漏电特性、阈值发放特性、延迟复位特性和自适应特性等多种特性。该神经元电路将数字信号的权重系数在时间维度上转换为神经元的模拟信号。对于神经元的参数的配置依靠修改权重系数即可完成，在大大减小了计算开销的同时，没有采用传统的数模转换器等复杂器件，也避免了采用大面积的电容等元器件，大大节约了面积上的开销。
-
公开(公告)号：CN113537478A
公开(公告)日：2021-10-22
申请号：CN202010314704.1
申请日：2020-04-20
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种计算装置及神经网络系统，该计算装置包括：输入处理电路，用于在确定第一输入数据为负值后，向与输入处理电路连接的计算阵列的第一输入端口输入第一输入信号，并向计算阵列的第二输入端口输入第二输入信号，其中，第一输入信号用于指示第一输入数据的绝对值，第二输入信号用于指示第一输入数据为负值。计算阵列，用于基于第一输入信号和第二输入信号将第一输入数据与计算阵列中存储的第一权重值进行计算，得到第一计算结果。本申请提供的计算装置可以直接接收负值的输入数据，并对为负值的输入数据完成计算，从而可以减少计算次数，提升计算效率，节省计算资源，降低计算成本。
-
Patent Agency Ranking
公开(公告)号：CN112786081A
公开(公告)日：2021-05-11
申请号：CN201911127874.2
申请日：2019-11-18
Applicant: 华为技术有限公司
Abstract: 本申请提供了一种存算单元和芯片，可以应用于神经网络系统。该存算单元包括：第一晶体管、忆阻器以及电阻调制单元，所述电阻调制单元的第一端口、所述忆阻器的第一端口与所述第一晶体管的第一极连接，所述第一晶体管的第一极用于控制所述第一晶体管的导通和断开；所述电阻调制单元，用于根据所述忆阻器的阻值调节施加在所述第一晶体管的第一极的电压；所述忆阻器，用于存储第一数据，其中，所述忆阻器的阻值用于指示所述第一数据；所述第一晶体管，用于当在所述第一晶体管的第二极输入用于指示第二数据的电压时，从所述第一晶体管的第三极输出所述第一数据和所述第二数据的计算结果，能够显著的提高计算数据的吞吐量并降低计算系统的能耗。
-
公开(公告)号：CN114974340A
公开(公告)日：2022-08-30
申请号：CN202110221891.3
申请日：2021-02-27
Applicant: 华为技术有限公司
IPC: G11C11/16
Abstract: 本申请提供一种存储装置，包括多个存储单元、写电路和电源反馈电路；其中，存储单元，用于存储数据；写电路，连接多个存储单元，用于在一个写入周期中向多个存储单元中写入多位数据；电源反馈电路，连接写电路和多个存储单元，用于在写电路向多个存储单元执行写操作时，调节多个存储单元的写入电压，使写电路在一个写入周期中将多位数据写入多个存储单元。由于一个写入周期可以写入多位数据，因此提高了写入效率，缩短了存储装置的重配置时间。
-
公开(公告)号：CN119694368A
公开(公告)日：2025-03-25
申请号：CN202311250072.7
申请日：2023-09-22
Applicant: 华为技术有限公司
Abstract: 一种存储值修改方法，包括：控制模块获取目标存储单元对应的目标存储值，并根据目标存储值，计算目标电流值；读取流经目标存储单元的第一电流值；计算目标电流值与第一电流值的第一差值,根据第一差值计算电参数；电参数包括擦写电压值(或者擦写电流值)以及第一持续时长(或者第二持续时长)；控制模块根据擦写电压值(或者擦写电流值)，生成相应的擦写电压(或者擦写电流)，并按照第一持续时长(或者第二持续时长)向目标存储单元施加擦写电压(或者擦写电流)。这样，在刚开始修改目标存储单元中的存储值时，对存储值的修改量较大，随着存储值修改次数越来越多，存储值的修改量也变得越来越小，因此能提高对非易失性存储单元的擦写效率。
-
公开(公告)号：CN119513027A
公开(公告)日：2025-02-25
申请号：CN202311079128.7
申请日：2023-08-23
Applicant: 华为技术有限公司
IPC: G06F15/78 , G11C11/418 , G11C11/419 , G11C11/54
Abstract: 一种存算一体电路、芯片系统及电子设备，该存算一体电路中，选择器用于交替将第一数据和第二数据传输至计算单元，其中第一数据为第一存储阵列完成预读取操作后输出的数据，第二数据为第二存储阵列完成预读取操作后输出的数据，计算单元在第一时间周期接收外部输入信号，并计算外部输入信号与第一数据的第一计算结果，或在第二时间周期接收外部输入信号，并计算外部输入信号与第二数据的第二计算结果，其中，第一存储阵列用于在第二时间周期内完成预读取操作，第二存储阵列用于在第一时间周期内完成预读取操作，通过交替流水线式的操作在不同存储阵列间切换读取，从而隐藏了数据预读取的时间，降低了计算时延。
-
公开(公告)号：CN119441071A
公开(公告)日：2025-02-14
申请号：CN202411343509.6
申请日：2024-09-24
Applicant: 华为技术有限公司
IPC: G06F12/02
Abstract: 本申请实施例公开了本申请实施例提供一种控制方法、内存储器及相关芯片系统，应用于内存储器，内存储器与处理器耦合，内存储器包括多个存储区域Bank，每个Bank包括M行*N列存储单元，M、N为大于0的整数；方法包括：接收处理器发送的第一指令，第一指令用于指示起始列地址j和列数k；k为大于1且小于或等于N的整数；根据第一指令确定目标Bank和目标行；响应于第一指令，读取目标数据，目标数据为目标Bank中的目标行的第j列到第(j+k‑1)列所存储的数据。实施本申请实施例可以提升数据读取效率，提高计算性能，进而提升用户体验。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.06 seconds)
