公开(公告)号：CN103354443A

公开(公告)日：2013-10-16

申请号：CN201310246523.X

申请日：2013-06-20

Applicant: 华侨大学

Inventor： 杨骁 ,  凌朝东 ,  黄炜炜 ,  莫冰 ,  黄锐敏

IPC: H03F1/42 ,  H03F3/45

Abstract: 本发明提供了一种应用于高速全差分运算放大器的连续时间共模反馈电路，包括一用于检测该高速全差分运算放大器输出共模电压的共模电压检测电路、一用于放大共模电压与期望共模电压二者比较的结果的误差放大器及一用于调节所述高速全差分运算放大器的共模反馈控制电路；所述高速全差分运算放大器、共模电压检测电路、误差放大器及共模反馈控制电路四者相互连接；通过误差放大器提供两路不同的输出信号给共模反馈控制电路来控制高速全差分运算放大器的共模输出电压。本发明的优点在，结构简单，共模反馈环路增益高且单位增益带宽大。

公开(公告)号：CN104883157A

公开(公告)日：2015-09-02

申请号：CN201510252334.2

申请日：2015-05-18

Applicant: 华侨大学

Inventor： 黄锐敏 ,  朱述伟 ,  李国刚 ,  凌朝东

IPC: H03H17/02

Abstract: 一种可变子带数字滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波，其结构可以由直接型FIR滤波器或转置型FIR滤波器实现。本发明高效的可变子带滤波器，可以任意组合不同的通道滤波器，形成2M种通带结构的滤波器，有效实现可变子带滤波器的同时，可以降低对硬件资源的占用。

公开(公告)号：CN113839667A

公开(公告)日：2021-12-24

申请号：CN202111137256.3

申请日：2021-09-27

Applicant: 华侨大学

Inventor： 黄锐敏 ,  林瑛群 ,  谢莹 ,  邱伟彬 ,  李国刚

IPC: H03L7/085 ,  H03L7/099 ,  H03L7/18

Abstract: 一种分数分频锁相环频率综合器，通过对压控振荡器VCO频率的数字计数在参考频率及其分频频率上采样差分并与设置的数值比较后控制积分器的充放电得到控制VCO的控制电压，或者直接选择压控振荡器接入的谐振电容来锁定所需综合器的输出频率。本发明能够满足较小频率步进间隔的同时，可以较少在锁定频率变化较大时的锁定时间，同时提高输出频率的频谱纯度。

公开(公告)号：CN105471800B

公开(公告)日：2018-08-10

申请号：CN201510837517.0

申请日：2015-11-26

Applicant: 华侨大学

Inventor： 黄锐敏 ,  朱述伟 ,  李国刚 ,  凌朝东

IPC: H04L27/26 ,  H04B1/00 ,  H04B7/08

Abstract: 本发明提供了一种基于叠接相加的F‑OFDM多子带频域滤波器，通过将时域信号转换到频域与优化的频域滤波器相乘后在变换回时域进行叠接相加实现高阶FIR滤波器的功能。本发明通过时域移位和优化滤波器的频域响应减少乘法次数，提高滤波器的效率。

公开(公告)号：CN104883157B

公开(公告)日：2017-12-01

申请号：CN201510252334.2

申请日：2015-05-18

Applicant: 华侨大学

Inventor： 黄锐敏 ,  朱述伟 ,  李国刚 ,  凌朝东

IPC: H03H17/02

Abstract: 一种可变子带数字滤波器，用于将[0,2π]频带分解为M个均匀子带进行选通滤波，其结构可以由直接型FIR滤波器或转置型FIR滤波器实现。本发明高效的可变子带滤波器，可以任意组合不同的通道滤波器，形成2M种通带结构的滤波器，有效实现可变子带滤波器的同时，可以降低对硬件资源的占用。

公开(公告)号：CN105471800A

公开(公告)日：2016-04-06

申请号：CN201510837517.0

申请日：2015-11-26

Applicant: 华侨大学

Inventor： 黄锐敏 ,  朱述伟 ,  李国刚 ,  凌朝东

IPC: H04L27/26 ,  H04B1/00 ,  H04B7/08

CPC classification number: H04L27/2601 ,  H04B1/0017 ,  H04B1/0035 ,  H04B7/0845

Abstract: 本发明提供了一种基于叠接相加的F-OFDM多子带频域滤波器，通过将时域信号转换到频域与优化的频域滤波器相乘后在变换回时域进行叠接相加实现高阶FIR滤波器的功能。本发明通过时域移位和优化滤波器的频域响应减少乘法次数，提高滤波器的效率。

公开(公告)号：CN104393854B

公开(公告)日：2017-05-24

申请号：CN201410733609.X

申请日：2014-12-04

Applicant: 华侨大学

Inventor： 黄锐敏 ,  朱述伟 ,  凌朝东 ,  李国刚

IPC: H03H17/02

Abstract: 本发明公开一种时分复用级联积分‑梳状抽取滤波器，其包括：多相时钟产生、分配及控制模块；使用时分复用‑流水线累加器的级联的积分滤波模块；采样率转换模块；时分复用的级联梳状滤波模块；同相‑正交(IQ)输入信号复用模块。本发明与传统的级联积分‑梳状(CIC)滤波器结构相比，充分利用了FPGA结构的特点，在降低FPGA芯片内部硬件资源占用的同时可以保持甚至提高电路的运算速度从而提高广泛应用数字通信系统的和基于FPGA实现的级联积分‑梳状(CIC)滤波器结构效率。

公开(公告)号：CN104393854A

公开(公告)日：2015-03-04

申请号：CN201410733609.X

申请日：2014-12-04

Applicant: 华侨大学

Inventor： 黄锐敏 ,  朱述伟 ,  凌朝东 ,  李国刚

IPC: H03H17/02

Abstract: 本发明公开一种时分复用级联积分-梳状抽取滤波器，其包括：多相时钟产生、分配及控制模块；使用时分复用-流水线累加器的级联的积分滤波模块；采样率转换模块；时分复用的级联梳状滤波模块；同相-正交(IQ)输入信号复用模块。本发明与传统的级联积分-梳状(CIC)滤波器结构相比，充分利用了FPGA结构的特点，在降低FPGA芯片内部硬件资源占用的同时可以保持甚至提高电路的运算速度从而提高广泛应用数字通信系统的和基于FPGA实现的级联积分-梳状(CIC)滤波器结构效率。

公开(公告)号：CN113839667B

公开(公告)日：2023-05-26

申请号：CN202111137256.3

申请日：2021-09-27

Applicant: 华侨大学

Inventor： 黄锐敏 ,  林瑛群 ,  谢莹 ,  邱伟彬 ,  李国刚

IPC: H03L7/085 ,  H03L7/099 ,  H03L7/18

Abstract: 一种分数分频锁相环频率综合器，通过对压控振荡器VCO频率的数字计数在参考频率及其分频频率上采样差分并与设置的数值比较后控制积分器的充放电得到控制VCO的控制电压，或者直接选择压控振荡器接入的谐振电容来锁定所需综合器的输出频率。本发明能够满足较小频率步进间隔的同时，可以较少在锁定频率变化较大时的锁定时间，同时提高输出频率的频谱纯度。

公开(公告)号：CN103354443B

公开(公告)日：2016-08-10

申请号：CN201310246523.X

申请日：2013-06-20

Applicant: 华侨大学

Inventor： 杨骁 ,  凌朝东 ,  黄炜炜 ,  莫冰 ,  黄锐敏

IPC: H03F1/42 ,  H03F3/45

Abstract: 本发明提供了一种应用于高速全差分运算放大器的连续时间共模反馈电路，包括一用于检测该高速全差分运算放大器输出共模电压的共模电压检测电路、一用于放大共模电压与期望共模电压二者比较的结果的误差放大器及一用于调节所述高速全差分运算放大器的共模反馈控制电路；所述高速全差分运算放大器、共模电压检测电路、误差放大器及共模反馈控制电路四者相互连接；通过误差放大器提供两路不同的输出信号给共模反馈控制电路来控制高速全差分运算放大器的共模输出电压。本发明的优点在，结构简单，共模反馈环路增益高且单位增益带宽大。