一种集成式半导体电路
    1.
    发明公开

    公开(公告)号:CN118352314A

    公开(公告)日:2024-07-16

    申请号:CN202410417236.9

    申请日:2024-04-09

    Abstract: 本发明涉及电路技术领域,提供了一种集成式半导体电路,其包括线路板、嵌入所述线路板具备元器件的一侧并与所述线路板电连接的半导体电路板以及固定于所述线路板远离所述半导体电路板一侧并与所述半导体电路板相对设置的散热器。本发明中集成式半导体电路通过无引脚设置的方式实现了半导体电路板与线路板的集成,不仅避免了通过引脚连接两个电路模块而因引脚焊接公差在塑封时产生的应力导致引脚焊接处的绝缘层出现分层情况,还避免了人体静电对内部芯片产生的影响,并降低其生产成本,提高生产效率,另外,还提升了其散热能力。

    一种无引脚的集成式半导体电路

    公开(公告)号:CN118973087B

    公开(公告)日:2025-02-11

    申请号:CN202411440487.5

    申请日:2024-10-16

    Abstract: 本发明涉及电路技术领域,提供了一种无引脚的集成式半导体电路,其包括:电控板,电控板上设置有两排触角连接部,每排触角连接部包括多个触角,触角包括突出头以及由突出头向内凹陷形成的卡槽;电路板,电路板上设置有与多个触角连接部一一对应的多个触角安装孔以及分别位于多个触角安装孔内的多个翅片,电路板通过多个翅片安装于多个卡槽。本发明中无引脚的集成式半导体电路通过无引脚设置的方式实现了电路板与电控板的集成,不仅避免了通过引脚连接两个电路模块而因引脚焊接公差在塑封时产生的应力导致引脚焊接处的绝缘层出现分层情况,还避免了人体静电对内部芯片产生的影响,并降低其生产成本,提高生产效率。

    一种集成式半导体电路
    5.
    发明授权

    公开(公告)号:CN118016630B

    公开(公告)日:2024-07-30

    申请号:CN202410417269.3

    申请日:2024-04-09

    Abstract: 本发明涉及电路技术领域,提供了一种集成式半导体电路,其包括线路板、嵌入所述线路板具备元器件的一侧并与所述线路板电连接的半导体电路板以及固定于所述线路板远离所述半导体电路板一侧并与所述半导体电路板相对设置的散热器;所述半导体电路包括绝缘基板、多个金属图腾柱、绝缘层、电路布线层以及多个所述元器件。本发明中集成式半导体电路通过无引脚设置的方式实现了半导体电路板与线路板的集成,不仅避免了通过引脚连接两个电路模块而因引脚焊接公差在塑封时产生的应力导致引脚焊接处的绝缘层出现分层情况,还避免了人体静电对内部芯片产生的影响,并降低其生产成本,提高生产效率,另外,还提升了其散热能力。

    一种无引脚的集成半导体电路
    6.
    发明公开

    公开(公告)号:CN119255475A

    公开(公告)日:2025-01-03

    申请号:CN202411447402.6

    申请日:2024-10-16

    Abstract: 本发明涉及电路技术领域,提供了一种无引脚的集成半导体电路,其包括:电控板,所述电控板上设置有相对且间隔的两排触角连接部,每排所述触角连接部包括间隔设置的多个触角;电路板,所述电路板上设置有与多个所述触角连接部连接的多个触角安装孔,所述电路板通过多个所述触角安装孔安装于多个所述触角连接部并与所述电路板实现电连接。本发明中无引脚的集成半导体电路通过无引脚设置的方式实现了电路板与电控板的集成,不仅避免了通过引脚连接两个电路模块而因引脚焊接公差在塑封时产生的应力导致引脚焊接处的绝缘层出现分层情况,还避免了人体静电对内部芯片产生的影响,并降低其生产成本,提高生产效率。

    一种集成式半导体电路
    7.
    发明公开

    公开(公告)号:CN118016630A

    公开(公告)日:2024-05-10

    申请号:CN202410417269.3

    申请日:2024-04-09

    Abstract: 本发明涉及电路技术领域,提供了一种集成式半导体电路,其包括线路板、嵌入所述线路板具备元器件的一侧并与所述线路板电连接的半导体电路板以及固定于所述线路板远离所述半导体电路板一侧并与所述半导体电路板相对设置的散热器;所述半导体电路包括绝缘基板、多个金属图腾柱、绝缘层、电路布线层以及多个所述元器件。本发明中集成式半导体电路通过无引脚设置的方式实现了半导体电路板与线路板的集成,不仅避免了通过引脚连接两个电路模块而因引脚焊接公差在塑封时产生的应力导致引脚焊接处的绝缘层出现分层情况,还避免了人体静电对内部芯片产生的影响,并降低其生产成本,提高生产效率,另外,还提升了其散热能力。

    一种无引脚的集成式半导体电路

    公开(公告)号:CN118973087A

    公开(公告)日:2024-11-15

    申请号:CN202411440487.5

    申请日:2024-10-16

    Abstract: 本发明涉及电路技术领域,提供了一种无引脚的集成式半导体电路,其包括:电控板,电控板上设置有两排触角连接部,每排触角连接部包括多个触角,触角包括突出头以及由突出头向内凹陷形成的卡槽;电路板,电路板上设置有与多个触角连接部一一对应的多个触角安装孔以及分别位于多个触角安装孔内的多个翅片,电路板通过多个翅片安装于多个卡槽。本发明中无引脚的集成式半导体电路通过无引脚设置的方式实现了电路板与电控板的集成,不仅避免了通过引脚连接两个电路模块而因引脚焊接公差在塑封时产生的应力导致引脚焊接处的绝缘层出现分层情况,还避免了人体静电对内部芯片产生的影响,并降低其生产成本,提高生产效率。

    一种AI算法驱动的布线层参数化结构2.5-D寄生电容提取方法

    公开(公告)号:CN119227616B

    公开(公告)日:2025-04-29

    申请号:CN202411307031.1

    申请日:2024-09-19

    Abstract: 本发明公开了一种AI算法驱动的布线层参数化结构2.5‑D寄生电容提取方法,涉及集成电路EDA技术,针对现有技术中求解慢等问题提出本方案。针对已知pattern类型的INPUT文件使用AI Model求解;针对未知pattern类型的INPUT文件使用BEM场求解器求解,同时自动提取该未知pattern类型的全体参数化特征,使用主成分分析法自动对全体参数化特征降维,获取该未知pattern类型的参数化结构特征向量,调用可添加工艺波动的布局模式生成器生成该未知pattern类型的训练数据,用于训练该未知pattern类型的ANN模型,将训练结果更新到所述AI Model,将该未知pattern类型转化为已知pattern类型。优点在于,可针对各采样点进行提取,自动完善AI Model库,实现未知pattern类型转化为已知pattern类型,从而逐渐加速寄生电容提取的速度。

    一种电流舵DAC架构
    10.
    发明公开

    公开(公告)号:CN119652320A

    公开(公告)日:2025-03-18

    申请号:CN202411690424.5

    申请日:2024-11-25

    Abstract: 本发明公开了一种电流舵DAC架构,涉及微电子电路技术,包括差分对偶译码模块、多路选择器网络、开关驱动电路阵列、电流源阵列;差分对偶译码模块包括结构一致的两个译码单元,分别为译码单元一和译码单元二;译码单元一设有输入信号输入端,译码单元二设有反相输入信号输入端,译码单元设有低位译码信号输出端、第二译码信号输出端和第三译码信号输出端,低位译码信号输出端与开关驱动电路阵列的输入端连接,第二译码信号输出端和第三译码信号输出端分别通过多路选择器网络与开关驱动电路阵列的输入端连接,且多路选择器网络还设有移位控制信号输入端。本发明减少了传输延时和高频下高电压传输的大损耗问题,提高了转换速率。

Patent Agency Ranking