一种无掩膜制备氧化锌阵列的方法

    公开(公告)号:CN118308687A

    公开(公告)日:2024-07-09

    申请号:CN202410736853.5

    申请日:2024-06-07

    Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法,属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式,在磁控溅射沉积薄膜的同时,利用激光干涉在衬底表面形成图案化的光强分布,从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比,本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光,滤波,双极性晶体管特性,可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。

    一种无掩膜制备氧化锌阵列的方法

    公开(公告)号:CN118308687B

    公开(公告)日:2024-11-08

    申请号:CN202410736853.5

    申请日:2024-06-07

    Abstract: 本申请公开了一种无掩膜制备氧化锌阵列的方法,属于半导体工艺技术领域;本申请采用磁控溅射与激光干涉相结合的方式,在磁控溅射沉积薄膜的同时,利用激光干涉在衬底表面形成图案化的光强分布,从而使衬底各位置产生与光强相对应的热梯度分布;激光通过改变表面吸附原子动力学从而诱导表面形貌生长;与传统制备图案化阵列微纳结构的方法相比,本申请具有工艺简单、成本低、制备周期短、无杂质、环境友好、无需光刻胶、无掩膜、图样可调等优点;通过本发明制备的周期性图案化纳米结构可以具有发光,滤波,双极性晶体管特性,可广泛用于光电显示、透明电极、光伏、探测器、压电传感器、低维集成器件制备等领域。

    一种宽输入范围的预稳压电路

    公开(公告)号:CN119126909B

    公开(公告)日:2025-04-01

    申请号:CN202411623866.8

    申请日:2024-11-14

    Abstract: 本发明提供了一种宽输入范围的预稳压电路,带载能力强,随温度变化小,输出电压好调。在能隙基准1.2V电压的基础上,利用三极管和电容的温度系数相反的特性,产生一个随温度变化小的电源电压,在‑50°‑125°温度范围内,电源压降在200mV下,电压大小可按要求调节。以5V电源电压为例,本发明在5.7V‑60V的输入电压范围内可以产生稳定的5V电压,在5.7V以下电压会随输入电压降低。本发明考虑到基准模块等轻载低压模块需要更为稳定的电源电压,设计了两级输出结构,第一级供轻载模块使用,第二级供重载模块使用。本发明带载能力强,经过仿真发现可以带载20mA。在电流负载突变时输出电压也可极快稳定。

    一种优化型CORDIC算法的高速直接数字频率合成器

    公开(公告)号:CN119154808A

    公开(公告)日:2024-12-17

    申请号:CN202411170594.0

    申请日:2024-08-26

    Abstract: 本发明公开了一种基于优化型CORDIC算法的高速直接数字频率合成器,包括相位累加器、CORDIC转换器和数模转换器(DAC)。其中,相位累加器负责累加输入相位并进行适当截取。CORDIC转换器基于优化型CORDIC算法。CORDIC转换器由小角度提取模块、查找表模块、旋转计算模块和域折叠还原模块组成。小角度提取模块将相位角度转换为π/12以内的小角度,查找表模块只存储针对π/12划分的11组正余弦数值。读表后的数据首先经过免缩放处理,再通过余四算法的并行三组旋转计算处理,最终在域折叠还原模块中通过和角公式还原信号,最后由DAC将数字信号转换为模拟信号。本发明通过优化CORDIC算法,显著提升了频率合成器的精度和速度,并大幅降低了存储需求,从而极大地减少了大规模芯片制造中的生产费用。

    一种宽输入范围的预稳压电路

    公开(公告)号:CN119126909A

    公开(公告)日:2024-12-13

    申请号:CN202411623866.8

    申请日:2024-11-14

    Abstract: 本发明提供了一种宽输入范围的预稳压电路,带载能力强,随温度变化小,输出电压好调。在能隙基准1.2V电压的基础上,利用三极管和电容的温度系数相反的特性,产生一个随温度变化小的电源电压,在‑50°‑125°温度范围内,电源压降在200mV下,电压大小可按要求调节。以5V电源电压为例,本发明在5.7V‑60V的输入电压范围内可以产生稳定的5V电压,在5.7V以下电压会随输入电压降低。本发明考虑到基准模块等轻载低压模块需要更为稳定的电源电压,设计了两级输出结构,第一级供轻载模块使用,第二级供重载模块使用。本发明带载能力强,经过仿真发现可以带载20mA。在电流负载突变时输出电压也可极快稳定。

    基于线性运算的时间交织ADC采样时间适配矫正方法

    公开(公告)号:CN117879604A

    公开(公告)日:2024-04-12

    申请号:CN202410149802.2

    申请日:2024-02-02

    Abstract: 本发明涉及集成电路设计领域,公开了基于线性运算的时间交织ADC采样时间适配矫正方法,其包括误差提取、斜率提取与误差运算。误差提取步骤用于提取当前ADC采样通道时刻与前、后通道采样时间的中心点的偏离程度。斜率提取步骤通过改变通道的延时,提取出对应于当前信号的偏离程度对时间的变化率。误差运算步骤利用提取的斜率和各通道的误差值,计算出各通道的补偿值。本发明的有益效果为:本发明利用斜率计算,切断了误差的传递,一次性得出所有通道的补偿值。在同样的时钟周期下,本算法能够更快且更精确的收敛到解。本发明尤其适用于超多通道、所需矫正量随时间变化较快的模数转换器上。

    基于分阶段优化的RBF神经网络的直接数字频率合成器

    公开(公告)号:CN117200707A

    公开(公告)日:2023-12-08

    申请号:CN202311302029.0

    申请日:2023-10-09

    Inventor: 张长春 倪崧顺

    Abstract: 本发明公开了一种基于分阶段优化的RBF神经网络的直接数字频率合成器。所述直接数字频率合成器包括负责生成相位信号的相位累加器、负责将相位信号转换为数字振幅信号的RBF神经网络模块、负责将数字振幅信号转换为低频锯齿信号的数模转换器以及负责将锯齿波信号转换为光滑的模拟信号的低通滤波器组成。其中,RBF神经网络模块包括隐藏层和输出层,隐藏层内的每个节点均有一个对应的径向基函数,以对每一个输入的相位信息,映射出一个对应的特征值,将每个节点对应的特征值与输出层内对应的权重相乘后作和,得到对应相位信息的振幅值。与现有技术相比,本发明通过引入RBF神经网络,以在处理复杂和非线性的频率合成任务时具有更强的可扩展性和适应性。

    一种具备输出信号相位同步和相位可编程控制功能的小数分频频率综合器

    公开(公告)号:CN116915248A

    公开(公告)日:2023-10-20

    申请号:CN202310955762.6

    申请日:2023-08-01

    Inventor: 张长春 李辉

    Abstract: 一种具备输出信号相位同步和相位可编程控制功能的小数分频频率综合器,基于电荷泵锁相环架构,包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器、可编程多模分频器、可复位缓冲器、可复位二分频器链、选择器一、选择器二、Delta‑Sigma调制器一(DSM1)、Delta‑Sigma调制器二(DSM2)、附加初值电路、复位信号产生电路、串行外设接口。该小数分频频率综合器可应用于需要多个小数分频频率综合器以生成多路高精度相位同步本振信号的系统中,也可以应用于相控阵收发系统中,以其具备的高精度移相功能有望消除传统高功耗的、臃肿的移相器。

    一种多路自适应校准超再生收发机

    公开(公告)号:CN116266765A

    公开(公告)日:2023-06-20

    申请号:CN202211606603.7

    申请日:2022-12-13

    Inventor: 张长春 武志为

    Abstract: 本发明公开了一种多路自适应校准超再生收发机,属于集成电路领域。该结构包括:单刀双掷开关、低噪声放大器、功率放大器、差分转单端电路、数控振荡器、包络检波器、比较器、频率校准/控制电路模块、灵敏度校准/自动幅度控制模块。该结构应用于低功耗射频前端,在实现低功耗通信的同时通过校准环路提升灵敏度。本发明在已有的电路结构基础上进行改进和优化,包括:采用数控振荡器解决了超再生振荡器在猝灭操作期间的频率漂移问题;提出的多环路协同频率校准方式能够解决传统频率校准中频率调节和幅度调节时相互影响的问题;灵敏度校准和自动幅度控制电路组件共享以减小校准误差,并能够在不中断接收状态的情况下动态校准接收机灵敏度。

Patent Agency Ranking