-
公开(公告)号：CN101467460B
公开(公告)日：2016-03-23
申请号：CN200780022237.8
申请日：2007-06-18
Applicant: 卡西欧计算机株式会社 , 瑞萨电子株式会社
IPC: H04N19/00 , H04N19/587
CPC classification number: H04N7/50 , H04N19/107 , H04N19/132 , H04N19/159 , H04N19/172 , H04N19/176 , H04N19/31 , H04N19/436 , H04N19/44 , H04N19/46 , H04N19/587 , H04N19/61 , H04N19/70
Abstract: 本发明公开一种编解码器(CODEC)5，其对在MPEG格式下以240Q)S的高速帧率捕获的运动图像进行压缩和编码。所述CODEC 5将每帧中的图像划分为I图像、主帧P图像(P4，P8，P12)和其它子帧P图像(pi，p2，p3，…)。在对主帧P图像进行编码时，该CODEC 5使用在时间轴上紧邻的I图像或其它主帧的P图像作为基准图像。使用具有60fps运动图像重放性能的重放设备，为了执行重放时间等于图像捕获时间的实际速度重放，仅对主帧进行重放，在这种情况下，不需要对子帧的P图像进行解码处理。
-
公开(公告)号：CN101467460A
公开(公告)日：2009-06-24
申请号：CN200780022237.8
申请日：2007-06-18
Applicant: 卡西欧计算机株式会社 , 株式会社瑞萨科技
CPC classification number: H04N7/50 , H04N19/107 , H04N19/132 , H04N19/159 , H04N19/172 , H04N19/176 , H04N19/31 , H04N19/436 , H04N19/44 , H04N19/46 , H04N19/587 , H04N19/61 , H04N19/70
Abstract: 本发明公开一种编解码器(CODEC)5，其对在MPEG格式下以240Q)S的高速帧率捕获的运动图像进行压缩和编码。所述CODEC 5将每帧中的图像划分为I图像、主帧P图像(P4，P8，P12)和其它子帧P图像(pi，p2，p3，…)。在对主帧P图像进行编码时，该CODEC 5使用在时间轴上紧邻的I图像或其它主帧的P图像作为基准图像。使用具有60fps运动图像重放性能的重放设备，为了执行重放时间等于图像捕获时间的实际速度重放，仅对主帧进行重放，在这种情况下，不需要对子帧的P图像进行解码处理。
-
公开(公告)号：CN106355543A
公开(公告)日：2017-01-25
申请号：CN201610556581.6
申请日：2016-07-14
Applicant: 瑞萨电子株式会社
CPC classification number: G06F13/28 , H04N19/184 , H04N19/188 , H04N19/42 , H04N19/423 , H04N19/436 , G06T1/20 , G06F9/30101
Abstract: 本发明提供了一种数据处理系统，包括：多个数据处理装置，该多个数据处理装置基于初始设置数据并行地进行数据处理。数据处理装置各自具有唯一的ID，并且包括存储初始设置数据的多个寄存器和传送电路。传送电路接收数据包，该数据包包括作为初始设置数据的有效负载、共享信息、目的地ID和目的地地址，并且，当共享信息指示有效负载是将被共同地设置到包括其自己的数据处理装置的多个数据处理装置中的初始设置数据时，将有效负载传送至目的地地址所指示的寄存器，而不考虑在目的地ID与其自己的ID之间的不匹配。
-
公开(公告)号：CN107066329B
公开(公告)日：2022-06-14
申请号：CN201610973476.2
申请日：2016-10-28
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及一种半导体装置以及半导体装置的控制方法。在半导体装置中，减小了当使用共享资源时进行仲裁所需的CPU的负荷。所述半导体装置包括CPU部件和硬件IP。在CPU部件中，执行软件模块。所述硬件IP包括存储单元、仲裁单元和计算单元。所述存储单元包括分别接收软件模块发送的操作请求的控制接收单元。计算单元基于从所述控制接收单元发送的操作请求来执行处理。所述仲裁单元控制在所述控制接收单元和所述计算单元之间的信息传输，使得所述计算单元只从所述控制接收单元中的任一个接收操作请求。
-
公开(公告)号：CN105306883A
公开(公告)日：2016-02-03
申请号：CN201510433954.6
申请日：2015-07-22
Applicant: 瑞萨电子株式会社
Abstract: 本发明涉及图像接收装置、图像传送系统和图像接收方法。通过在不受图像接收装置中的图像编码流的传送延迟影响的情况下按照适当方式快速地改变参数而改善图像识别率，其中，所述图像接收装置识别通过对接收的图像编码流解码而获得的解码图像。所述图像接收装置包括数据接收单元、参数改变单元、解码单元和图像识别单元。数据接收单元接收包括图像编码数据和参数的图像编码流。参数改变单元将由数据接收单元接收的参数，即为发送器执行的编码指定的参数改变为适于后续阶段中执行的图像识别的值。解码单元通过根据改变后的参数对接收的图像编码数据解码，生成图像解码数据。图像识别单元对图像解码数据执行图像识别。
-
Patent Agency Ranking
公开(公告)号：CN106355543B
公开(公告)日：2021-08-10
申请号：CN201610556581.6
申请日：2016-07-14
Applicant: 瑞萨电子株式会社
Abstract: 本发明提供了一种数据处理系统，包括：多个数据处理装置，该多个数据处理装置基于初始设置数据并行地进行数据处理。数据处理装置各自具有唯一的ID，并且包括存储初始设置数据的多个寄存器和传送电路。传送电路接收数据包，该数据包包括作为初始设置数据的有效负载、共享信息、目的地ID和目的地地址，并且，当共享信息指示有效负载是将被共同地设置到包括其自己的数据处理装置的多个数据处理装置中的初始设置数据时，将有效负载传送至目的地地址所指示的寄存器，而不考虑在目的地ID与其自己的ID之间的不匹配。
-
公开(公告)号：CN107402892A
公开(公告)日：2017-11-28
申请号：CN201710343722.0
申请日：2017-05-16
Applicant: 瑞萨电子株式会社
IPC: G06F12/14
CPC classification number: G06F3/0637 , G06F3/0619 , G06F3/0632 , G06F3/0673 , G06F9/468 , G06F12/1433 , G06F12/1441 , G06F21/79
Abstract: 在现有技术的半导体器件中存以下问题：不能针对在主算术单元中执行的程序使用的子算术单元对共享存储器的访问执行存储器保护。根据一个实施例，半导体器件包括：子算术单元，被配置为执行主算术单元执行的程序的一部分的处理，以及由主算术单元和子算术单元共享的共享存储器，其中所述子算术单元包括：存储器保护单元，被配置为基于从所述主算术单元提供的访问允许范围地址值来允许或禁止对所述共享存储器的访问，对所述共享存储器的访问是由子算术单元执行的处理产生的访问。
-
公开(公告)号：CN105245899A
公开(公告)日：2016-01-13
申请号：CN201510393593.7
申请日：2015-07-07
Applicant: 瑞萨电子株式会社
IPC: H04N19/423 , H04N19/433 , H04N19/176
CPC classification number: H04N19/159 , H04N19/105 , H04N19/12 , H04N19/16 , H04N19/176 , H04N19/433 , H04N19/436 , H04N19/597
Abstract: 本发明涉及图片编码设备、图片解码设备和图片通信系统。在图片编码设备和图片解码设备中，对参考帧存储器的访问被抑制。图片编码设备由用于图片内编码的第一编码器、用于图片间编码的第二编码器和中间缓冲器组成。由第一编码器生成的本地解码图片作为参考图片被存储在中间缓冲器中，并且第二编码器的图片间编码通过参考中间缓冲器中的本地解码图片执行。图片解码设备由用于图片内解码的第一解码器、用于图片间解码的第二解码器和中间缓冲器组成。由第一解码器生成的本地解码图片作为参考图片被存储在中间缓冲器中，并且第二解码器的图片间解码通过参考中间缓冲器中的本地解码图片执行。
-
公开(公告)号：CN107402892B
公开(公告)日：2023-06-27
申请号：CN201710343722.0
申请日：2017-05-16
Applicant: 瑞萨电子株式会社
IPC: G06F12/14
Abstract: 在现有技术的半导体器件中存以下问题：不能针对在主算术单元中执行的程序使用的子算术单元对共享存储器的访问执行存储器保护。根据一个实施例，半导体器件包括：子算术单元，被配置为执行主算术单元执行的程序的一部分的处理，以及由主算术单元和子算术单元共享的共享存储器，其中所述子算术单元包括：存储器保护单元，被配置为基于从所述主算术单元提供的访问允许范围地址值来允许或禁止对所述共享存储器的访问，对所述共享存储器的访问是由子算术单元执行的处理产生的访问。
-
公开(公告)号：CN107820086A
公开(公告)日：2018-03-20
申请号：CN201710600897.5
申请日：2017-07-21
Applicant: 瑞萨电子株式会社
IPC: H04N19/17 , H04N21/845
CPC classification number: H04N19/107 , G06T9/007 , H04N19/105 , H04N19/122 , H04N19/17 , H04N19/436 , H04N19/44 , H04N19/573 , H04N21/4728 , H04N21/816 , H04N21/8455
Abstract: 本发明涉及半导体装置、移动图像处理系统、控制半导体装置的方法。可以平滑地移动显示区域。半导体装置顺序地接收多个整体图像，每个整体图像包括多个小画面图像，并且每个整体图像在时间上是连续的并且形成移动图像；并且对接收到的整体图像进行解码。这里，半导体装置包括：接收单元，接收包括小画面图像的整体图像；确定单元，确定包括要解码的小画面图像并且被包括在整体图像中的解码区域；和，解码单元，解码由确定单元确定并且被包括在整体图像中的解码区域中的小画面图像。当在解码区域中出现帧内帧的小画面图像时，确定单元确定新的解码区域。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.045 seconds)
