主动元件阵列基板
    3.
    发明授权

    公开(公告)号:CN101750827B

    公开(公告)日:2011-07-20

    申请号:CN201010002414.X

    申请日:2010-01-20

    Abstract: 本发明公开了一种主动元件阵列基板,包括一基板、配置于基板上的多条扫描线、多条数据线与多个主动元件、一第一介电层、一共通线、一第二介电层、一图案化导电层、一第三介电层以及多个像素电极。至少部分主动元件与扫描线以及数据线电连接。第一介电层覆盖扫描线、数据线与主动元件。共通线配置于第一介电层上。第二介电层覆盖共通线与第一介电层。图案化导电层配置于第二介电层上。第三介电层覆盖图案化导电层与第二介电层。像素电极配置于第三介电层上。像素电极与图案化导电层以及主动元件电连接。图案化导电层与共通线耦合成一储存电容器。

    像素阵列
    5.
    发明授权

    公开(公告)号:CN101799605B

    公开(公告)日:2011-06-15

    申请号:CN201010138348.9

    申请日:2010-03-18

    Abstract: 本发明公开一种像素阵列,其位于一基板上且包括多个像素组。每一像素组包括一第一扫描线,一第二扫描线,一数据线、一数据信号传输线、一第一像素单元以及一第二像素单元。数据线不平行于第一扫描线及第二扫描线设置。数据信号传输线平行于第一扫描线以及第二扫描线设置且与数据线电性连接。第一扫描线与第二扫描线之间的距离小于数据信号传输线与第一扫描线及第二扫描线的任一条之间的距离。第一像素单元与第一扫描线以及数据线电性连接。第二像素单元与第二扫描线以及数据线电性连接。

    光电池元件及显示面板
    6.
    发明授权

    公开(公告)号:CN101459202B

    公开(公告)日:2011-04-13

    申请号:CN200910002059.3

    申请日:2009-01-12

    CPC classification number: Y02E10/50

    Abstract: 一种光电池元件及显示面板,该光电池元件包括一第一电极、一N型掺杂富硅介电层、一P型掺杂富硅介电层以及一第二电极。N型掺杂富硅介电层位于第一电极上,其中N型掺杂富硅介电层中掺杂有一N型掺杂剂。P型掺杂富硅介电层位于N型掺杂富硅介电层上,其中P型掺杂富硅介电层中掺杂有一P型掺杂剂。第二电极位于P型掺杂富硅介电层上。本发明的光电池元件具有较佳的光电转换效率,以及较佳的结构稳定性。另外,光电池元件的膜层厚度要求可较薄,因此,其较容易整合于显示面板的工艺中。如此一来,当光电池元件因感光所产生的电能便可转为显示面板使用,进而达到节能省电的目的。

    显示基板及其制造方法
    8.
    发明公开

    公开(公告)号:CN101853859A

    公开(公告)日:2010-10-06

    申请号:CN200910134076.2

    申请日:2009-03-31

    Abstract: 一种显示基板及其制造方法,涉及显示基板领域。本发明的显示基板同时具有较高基板透光率和较好像素电极电压稳定性,其包括:至少一个像素;所述像素包括至少一个晶体管、一个存储电容和一个像素电极。所述存储电容包括:设置在所述基板上的第一电容电极;覆盖所述第一电容电极的第一介电层和第二介电层;所述像素电极的部分面积对应所述第一电容电极设置在所述第二介电层上;所述栅极阻抗层和所述第一介电层构成材料相同且所述第一介电层厚度小于所述栅极阻抗层。

    半导体结构及其制造方法

    公开(公告)号:CN101308844B

    公开(公告)日:2010-06-02

    申请号:CN200810132559.4

    申请日:2008-07-15

    Inventor: 陈昱丞

    Abstract: 本发明公开了一种半导体结构及其制造方法。相较于现有技术的薄膜晶体管数组结构,本发明的结构为使用图案化第一金属层作为数据导线,而使用图案化第二金属层作为栅极导线。在薄膜晶体管组件中,栅极亦位于图案化第一金属层内,并通过接触窗与位于图案化第二金属层的栅极导线呈电性相连。源极与漏极是通过接触窗与数据导线呈电性相连,本发明的结构同时提升了储存电容值与开口率。

    显示装置
    10.
    发明公开

    公开(公告)号:CN101710471A

    公开(公告)日:2010-05-19

    申请号:CN200910252934.3

    申请日:2009-12-04

    Abstract: 本发明公开了一种显示装置,包括多条栅极线、多条数据线、多条第一外部栅极转接线,以及多条第二外部栅极转接线。第一外部栅极转接线大体设置于基板的边框区,并分别与一对应的栅极线电性连接。第二外部栅极转接线大体设置于基板的边框区并分别与对应的栅极线电性连接。各第一外部栅极转接线与相对应的第二外部栅极转接线至少部分重迭。

Patent Agency Ranking