-
公开(公告)号：CN113838865B
公开(公告)日：2023-04-28
申请号：CN202110773191.5
申请日：2021-07-08
Applicant: 友达光电股份有限公司
Abstract: 一种像素阵列基板包括多个像素结构、多条数据线、多个扫描线组、多个转接线组、多个连接端子组及多个桥接线组。多条数据线电性连接至多个像素结构，且沿第一方向排列。每一扫描线组包括沿第二方向排列的多条扫描线。多个扫描线组的多条扫描线电性连接至多个像素结构。每一转接线组包括沿着第一方向排列的多条转接线。每一转接线组的多条转接线电性连接至对应的扫描线组的多条扫描线。多个桥接线组在结构上分离。每一桥接线组电性连接至对应的转接线组及对应的连接端子组。
-
公开(公告)号：CN115966588A
公开(公告)日：2023-04-14
申请号：CN202310197606.8
申请日：2023-03-03
Applicant: 友达光电股份有限公司
IPC: H01L27/15 , H10K59/126 , H10K59/12
Abstract: 本发明公开一种显示装置，其包括像素电路基板以及发光元件。像素电路基板包括基板、金属层以及遮光结构。遮光结构形成于金属层上。遮光结构与金属层的堆叠对于可见光的反射率为3％～30％。发光元件电连接至像素电路基板。遮光结构在基板的顶面的法线方向上部分重叠于发光元件。
-
公开(公告)号：CN115810671A
公开(公告)日：2023-03-17
申请号：CN202310062040.8
申请日：2023-01-19
Applicant: 友达光电股份有限公司
IPC: H01L29/786 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种薄膜晶体管，包括底栅极、半导体层、顶栅极、第一辅助导电图案、源极及漏极。半导体层包括第一半导体区、第二半导体区、第一重掺杂区、第二重掺杂区、第三重掺杂区、第一浅掺杂区、第二浅掺杂区及第三浅掺杂区。第一重掺杂区位于第一半导体区与第二半导体区之间。第一重掺杂区及第二重掺杂区分别位于第一半导体区的两侧。第一重掺杂区及第三重掺杂区分别位于第二半导体区的两侧。第一浅掺杂区位于第一重掺杂区与第一半导体区之间。第二浅掺杂区位于第一半导体区与第二重掺杂区之间。第三浅掺杂区位于第二半导体区与第一重掺杂区之间。第二半导体区的两端分别直接地连接第三重掺杂区及第三浅掺杂区。顶栅极电性连接至底栅极。源极及漏极分别电性连接至半导体层的第三重掺杂区及第二重掺杂区。
-
公开(公告)号：CN114864773A
公开(公告)日：2022-08-05
申请号：CN202210498889.5
申请日：2022-05-09
Applicant: 友达光电股份有限公司
Abstract: 本发明提出一种发光二极管显示装置及其制造方法。发光二极管显示装置包括电路基板、介电层、发光二极管以及反射层。电路基板具有第一接垫。介电层位于电路基板之上。介电层具有重叠于第一接垫的第一通孔。介电层的第一面具有多个微结构。微结构包括多个凸起微结构或多个凹陷微结构。发光二极管重叠于第一通孔，且电性连接第一接垫。反射层位于介电层的第一面之上，且重叠于微结构。
-
公开(公告)号：CN113782543A
公开(公告)日：2021-12-10
申请号：CN202110766361.7
申请日：2021-07-07
Applicant: 友达光电股份有限公司
Abstract: 一种像素阵列基板包括多条数据线、多条栅极线、多个像素结构及多条转接线。每一像素结构包括一薄膜晶体管、一像素电极及一桥接元件。多个像素结构排成多个像素列。每一数据线具有相对的第一侧与第二侧。一像素列的一像素结构的薄膜晶体管的源极与下一像素列的一像素结构的薄膜晶体管的源极电性连接至同一数据线。像素列的像素结构的薄膜晶体管的漏极与下一像素列的像素结构的薄膜晶体管的漏极位于同一数据线的第一侧。像素列的像素结构的像素电极与下一像素列的像素结构的像素电极分别位于同一数据线的第二侧及第一侧。像素列的像素结构的桥接元件跨越同一数据线及一转接线。
-
Patent Agency Ranking
公开(公告)号：CN113035066A
公开(公告)日：2021-06-25
申请号：CN202110259996.8
申请日：2021-03-10
Applicant: 友达光电股份有限公司
IPC: G09F9/30
Abstract: 一种电子装置，包括基板、横向信号线、第一纵向信号线、第二纵向信号线、第一绝缘层以及共用电极。第一纵向信号线与横向信号线相交，且连接横向信号线的其中一条。第二纵向信号线与第一纵向信号线相邻且平行。第一绝缘层覆盖第一纵向信号线与第二纵向信号线。第一绝缘层具有沟槽，其中沟槽沿着第一纵向信号线与第二纵向信号线延伸，且沟槽在基板的投影位于第一纵向信号线在基板的投影与第二纵向信号线在基板的投影之间。共用电极覆盖于第一绝缘层上及沟槽的表面。
-
公开(公告)号：CN112837617A
公开(公告)日：2021-05-25
申请号：CN202110018593.4
申请日：2021-01-07
Applicant: 友达光电股份有限公司
IPC: G09F9/30 , G02F1/1333
Abstract: 提供一种显示面板，显示面板包括第一基板、像素结构及第一平坦化层。像素结构配置于第一基板上。第一平坦化层配置于像素结构上并包括平坦化部、凸台部以及沟槽。沟槽沿凸台部的边缘设置于平坦化部与凸台部之间，其中凸台部在第一基板的法线方向上由沟槽的底部远离第一基板凸出的高度大于平坦化部由沟槽的底部远离第一基板凸出的高度。
-
公开(公告)号：CN109686743A
公开(公告)日：2019-04-26
申请号：CN201811586721.X
申请日：2018-12-25
Applicant: 友达光电股份有限公司
Abstract: 一种主动元件基板及其制造方法。主动元件基板包括基板、第一扫描线、第二扫描线、数据线、第一主动元件、第一像素电极、第二主动元件以及第二像素电极。第一主动元件包括第一半导体通道层、第一栅极、第一源极以及第一漏极。第一栅极电性连接第一扫描线。第一像素电极电性连接第一漏极。第二主动元件包括第二半导体通道层、第二栅极以及第二漏极。第一半导体通道层连接第二半导体通道层的源极区。第一半导体通道层以及第二半导体通道层属于同一膜层。第二栅极电性连接第二扫描线。第二像素电极电性连接第二漏极。
-
公开(公告)号：CN105428367B
公开(公告)日：2018-05-22
申请号：CN201510718703.2
申请日：2015-10-29
Applicant: 友达光电股份有限公司
IPC: H01L27/12 , H01L21/77 , G02F1/1362 , G02F1/1333
CPC classification number: H01L29/78618 , G02F1/133345 , G02F1/136227 , G02F2001/134372 , H01L27/124 , H01L27/1248 , H01L27/1255 , H01L27/1288
Abstract: 本发明公开了一种像素结构，包括主动元件、第一保护层、第一电极、隔离物、第二保护层及第二电极。主动元件包括栅极、源极与漏极。第一保护层覆盖主动元件且具有暴露出漏极的第一开口。第一电极位于第一保护层上。第一电极在对应第一开口处具有一侧壁。隔离物覆盖第一电极的侧壁。第二保护层覆盖第一电极。第二电极位于第二保护层上，且透过第一开口与主动元件的漏极电性连接。第二电极藉由第二保护层以及隔离物而与第一电极电性隔离。
-
-
-
-
-
-
-
-
-
Search Results
159
records
(took 0.064 seconds)
