-
公开(公告)号:CN112038379B
公开(公告)日:2023-06-30
申请号:CN202010927952.3
申请日:2020-09-07
Applicant: 友达光电股份有限公司
IPC: H10K59/60 , H10K59/40 , H10K59/65 , H10K59/131 , H01L27/15 , G02F1/1362
Abstract: 一种包括基板、多条第一信号线、多个像素结构、多条第二信号线、多个光感测单元、多条第三信号线以及多个触控单元的像素阵列基板被提出。多条第一信号线沿着第一方向排列于基板上。多个像素结构设置于这些第一信号线之间。多条第二信号线沿着第一方向排列于基板上。多个光感测单元设置于这些第二信号线之间。这些光感测单元的任两相邻者电性连接这些第二信号线的其中一者,并以其为中心对称设置。多条第三信号线与这些第二信号线交替排列于基板上。多个触控单元电性连接这些第三信号线。
-
公开(公告)号:CN113658960A
公开(公告)日:2021-11-16
申请号:CN202110996309.0
申请日:2021-08-27
Applicant: 友达光电股份有限公司
IPC: H01L27/12 , G06F3/042 , H01L23/528
Abstract: 本发明公开了一种像素阵列基板,包括基板、主动元件、第一绝缘层、感光单元及第二绝缘层。主动元件位于基板上。第一绝缘层位于主动元件上。感光单元位于第一绝缘层上且包括透明电极、感光层及金属电极。感光层位于透明电极上。金属电极位于感光层上。第二绝缘层位于第一绝缘层上,金属电极贯穿第一绝缘层及第二绝缘层以电性连接主动元件。
-
公开(公告)号:CN108761943A
公开(公告)日:2018-11-06
申请号:CN201810597481.7
申请日:2018-06-11
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , G02F1/1368 , H01L27/088 , H01L29/16 , H01L29/24
CPC classification number: G02F1/1362 , G02F1/1368 , H01L27/088 , H01L29/16 , H01L29/24
Abstract: 一种显示面板,包括一基板、至少一第一晶体管以及至少一第二晶体管。基板包括至少一反射区及至少一穿透区。第一晶体管配置于基板之上,且位于对应的反射区,各个第一晶体管包括一第一有源层。第二晶体管配置于基板之上,且位于对应的穿透区,各个第二晶体管包括一第二有源层。其中,第一有源层的材料不同于第二有源层的材料。
-
公开(公告)号:CN105047672B
公开(公告)日:2017-12-05
申请号:CN201510446804.9
申请日:2015-07-27
Applicant: 友达光电股份有限公司
IPC: H01L27/12
Abstract: 本发明实施例公开了一种像素阵列基板、显示面板及其母板,像素阵列基板具有基板、薄膜晶体管、第一信号线、第二信号线、像素电极、第一导电图案与第一保护层。基板具有显示区与至少一周边线路区。薄膜晶体管设置于基板上且位于显示区,薄膜晶体管具有延伸至周边线路区的绝缘层。第一信号线、第二信号线与像素电极设置于基板上且位于显示区,并连接薄膜晶体管。第一导电图案设置于周边线路区且邻近基板的边缘,并与绝缘层重叠以构成标记。薄膜晶体管、标记、位于周边线路区上的绝缘层均被第一保护层覆盖,其中第一保护层的介电常数大于绝缘层的介电常数。本发明实施例的技术方案降低了水汽使内部电路劣化的机率。
-
公开(公告)号:CN105047672A
公开(公告)日:2015-11-11
申请号:CN201510446804.9
申请日:2015-07-27
Applicant: 友达光电股份有限公司
IPC: H01L27/12
Abstract: 本发明实施例公开了一种像素阵列基板、显示面板及其母板,像素阵列基板具有基板、薄膜晶体管、第一信号线、第二信号线、像素电极、第一导电图案与第一保护层。基板具有显示区与至少一周边线路区。薄膜晶体管设置于基板上且位于显示区,薄膜晶体管具有延伸至周边线路区的绝缘层。第一信号线、第二信号线与像素电极设置于基板上且位于显示区,并连接薄膜晶体管。第一导电图案设置于周边线路区且邻近基板的边缘,并与绝缘层重叠以构成标记。薄膜晶体管、标记、位于周边线路区上的绝缘层均被第一保护层覆盖,其中第一保护层的介电常数大于绝缘层的介电常数。本发明实施例的技术方案降低了水汽使内部电路劣化的机率。
-
-
公开(公告)号:CN113591691B
公开(公告)日:2023-07-25
申请号:CN202110863793.X
申请日:2021-07-29
Applicant: 友达光电股份有限公司
IPC: G06V40/13
Abstract: 本发明提出一种感测元件基板及包含其的显示装置。感测元件基板包括基板以及感测元件。感测元件位于基板上,且包括第一电极、第二电极、感测层、导电层以及第一绝缘层。第一电极位于基板上。第二电极重叠第一电极。感测层位于第二电极与第一电极之间。导电层重叠第二电极且电性连接第一电极。导电层具有第一开口,第一开口重叠感测层。第一绝缘层位于导电层与第二电极之间。
-
公开(公告)号:CN116152866A
公开(公告)日:2023-05-23
申请号:CN202310163001.7
申请日:2023-02-24
Applicant: 友达光电股份有限公司
IPC: G06V40/13
Abstract: 本公开内容提供一种感测电路及像素电路,感测电路包含光感元件、第一晶体管以及温度感测元件。光感元件用以接收光线并根据光线的强度传输第一电流。第一晶体管的栅极端用以接收第一控制信号。光感元件与第一晶体管在第一节点及第二节点之间彼此串联耦接。温度感测元件耦接于第一节点及第二节点之间,且用以依据温度产生第二电流。温度感测元件包含通道结构、第一栅极、第二栅极以及遮光结构。通道结构用以传输第二电流。第一栅极设置于通道结构的上方。第二栅极设置于通道结构的下方。遮光结构设置于第一栅极的上方。
-
公开(公告)号:CN111399296A
公开(公告)日:2020-07-10
申请号:CN202010382338.3
申请日:2020-05-08
Applicant: 友达光电股份有限公司
IPC: G02F1/1362 , H01L27/12
Abstract: 一种像素阵列基板,包括基板、多个显示像素、多个感测像素及读出电路。基板具有第一区及第二区,其中第二区位于第一区与基板的边缘之间。多个显示像素设置于基板的第一区及第二区。多个感测像素设置于基板的第一区。读出电路电性连接至多个感测像素,其中读出电路的一部分设置于基板的第二区,且读出电路的一部分位于多个显示像素的两显示像素之间。
-
公开(公告)号:CN109686743A
公开(公告)日:2019-04-26
申请号:CN201811586721.X
申请日:2018-12-25
Applicant: 友达光电股份有限公司
Abstract: 一种主动元件基板及其制造方法。主动元件基板包括基板、第一扫描线、第二扫描线、数据线、第一主动元件、第一像素电极、第二主动元件以及第二像素电极。第一主动元件包括第一半导体通道层、第一栅极、第一源极以及第一漏极。第一栅极电性连接第一扫描线。第一像素电极电性连接第一漏极。第二主动元件包括第二半导体通道层、第二栅极以及第二漏极。第一半导体通道层连接第二半导体通道层的源极区。第一半导体通道层以及第二半导体通道层属于同一膜层。第二栅极电性连接第二扫描线。第二像素电极电性连接第二漏极。
-
-
-
-
-
-
-
-
-