公开(公告)号：CN119230523A

公开(公告)日：2024-12-31

申请号：CN202411236096.1

申请日：2024-09-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李佳蓁 ,  吴佳典 ,  朱韦臻

IPC: H01L23/538

Abstract: 互连结构包括衬底、位于衬底上方的第一介电层、位于第一介电层上方的第二介电层、位于第二介电层上方的第三介电层和超通孔。第一介电层形成有第一金属沟槽。第二介电层形成有金属板和连接通孔。连接通孔互连金属板和第一金属沟槽。超通孔穿透第三介电层并且连接至金属板。超通孔比连接通孔宽至少1.5倍。

公开(公告)号：CN116364651A

公开(公告)日：2023-06-30

申请号：CN202310110703.9

申请日：2023-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  朱韦臻 ,  廖御杰 ,  陈欣苹

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/522 ,  H10B10/00

Abstract: 本公开提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括在基板上方形成第一互连层，第一互连层包括第一导电特征以及第二导电特征；在第一互连层上形成图案化遮罩，图案化遮罩中的一或多个开口覆盖第二导电特征；经由图案化遮罩中的一或多个开口掘入第二导电特征；以及在第一互连层上方形成第二互连层。第二互连层具有与第一导电特征接触的第一通孔以及与第二导电特征接触的第二通孔。

公开(公告)号：CN115602617A

公开(公告)日：2023-01-13

申请号：CN202210007296.4

申请日：2022-01-05

Applicant: 台湾积体电路制造股份有限公司(TW)

Inventor： 苏嘉伟 ,  吴佳典 ,  陈欣苹 ,  眭晓林

IPC: H01L21/768

Abstract: 一种用于制造半导体结构的方法，其包含形成多个彼此分隔开的虚设结构；形成多个介电间隔件，所述介电间隔件侧向覆盖所述虚设结构，以形成多个由所述介电间隔件所界定出的沟槽；将导电材料填入所述沟槽，以形成导电特征件；于所述导电特征件上选择性沉积罩盖材料，以形成罩盖层；移除所述虚设结构，以形成多个由所述介电间隔件所界定出的凹槽；将牺牲材料填入所述凹槽内，以形成牺牲特征件；于所述牺牲特征件上沉积维持层；以及移除所述牺牲特征件，以形成由所述维持层与所述介电间隔件所局限的气隙。

公开(公告)号：CN108122886B

公开(公告)日：2021-07-20

申请号：CN201710395335.1

申请日：2017-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  刘相玮 ,  杨岱宜 ,  朱韦臻

IPC: H01L23/522 ,  H01L23/528

Abstract: 本揭露揭示了集成电路以二维(two‑dimensional；2‑D)与一维(one‑dimensional；1‑D)图案布局互连。本揭露提供经由y方向上的二维互连来连接在一维图案布局的x方向上的偶数线或奇数线的方法。根据装置设计需要，二维互连可垂直于或不垂直于偶数线或奇数线。相比于在一维图案化制程中使用的常规自动对准多图案化(self‑aligned multiple patterning；SAMP)制程，提供了二维图案化的自由度。本文描述的二维图案化提供了与x及y两者方向上的临界尺寸匹配的线宽。在一维线之间或在二维互连与一维线的尾端之间的间距可保持为常数及最小值。

公开(公告)号：CN112687659A

公开(公告)日：2021-04-20

申请号：CN202010640008.X

申请日：2020-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧锦涛 ,  庄正吉 ,  吴佳典 ,  曾健庭 ,  彭士玮 ,  林威呈

IPC: H01L23/528 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明描述了具有功率分配网络的半导体结构，功率分配网络包括第一导线和第二导线。衬底包括第一表面，第一表面与功率分配网络接触。多个后侧通孔位于衬底中并且电耦合至第一导线。通孔轨道形成在衬底的与第一表面相对的第二表面上。第一层间电介质位于通孔轨道上和衬底上。第二层间电介质位于第一层间电介质上。第三层间电介质位于第二层间电介质上。第一互连层和顶部互连层分别位于第二层间电介质和第三层电介质中。深通孔位于第三层间电介质中并且电耦合至通孔轨道。深通孔还连接至第一互连层和顶部互连层。电源输入/输出层位于第三层间电介质上并且与顶部互连层接触。本发明的实施例还涉及用于形成半导体结构的方法。

公开(公告)号：CN114883299A

公开(公告)日：2022-08-09

申请号：CN202210087692.2

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何柏宽 ,  吴佳典 ,  朱韦臻 ,  陈欣苹

IPC: H01L23/538 ,  H01L21/48

Abstract: 提供一种集成芯片。集成芯片包含基板。第一金属线包含第一金属材料，第一金属材料设置于第一层间介电(ILD)层内，第一层间介电层位于基板的上方。混合金属线设置于第一层间介电层内。混合金属线包含一对第一金属区段及第二金属区段，第一金属区段包含第一金属材料，一第二金属区段包含第二金属材料并侧向设置于此对第一金属区段之间。第二金属材料与第一金属材料不同。

公开(公告)号：CN107305862B

公开(公告)日：2021-10-15

申请号：CN201710256641.7

申请日：2017-04-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  庄正吉 ,  赖志明 ,  吴佳典 ,  杨超源 ,  杨惠婷 ,  曾健庭 ,  萧锦涛 ,  刘如淦 ,  陈顺利 ,  彭士玮 ,  林天禄

IPC: H01L21/768

Abstract: 本案揭露一种集成电路及其制造方法。本案提供一集成电路实例，此集成电路具有含金属切割的高阶二维金属连接，且提供制造此集成电路的方法。用于制造集成电路的导电互连层的示例性方法可包含：通过使用远紫外线微影术在集成电路的导电互连层上图案化导电连接件部分，其中导电连接件部分经图案化以横穿集成电路的不同层中的多个半导体结构而延伸；及将导电连接件部分切割为多个导电连接件段，其中导电连接件部分是通过从半导体结构之间的金属连接件部分的一或更多个位置上移除导电材料而切割的。本案的制造方法透过远紫外线微影术图案化导电连接件部分及移除导电材料切割导电连接件部分，如此使金属连接制程在单个半导体层上提供金属互连装置。

公开(公告)号：CN110957268A

公开(公告)日：2020-04-03

申请号：CN201910921816.0

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  廖御杰 ,  吴佳典 ,  陈欣苹 ,  陈海清 ,  眭晓林

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/528

Abstract: 本公开实施例提供一种集成电路结构及其形成方法。该方法包括：于半导体基板上沉积第一金属层；于第一金属层上形成硬遮罩；利用硬遮罩作为蚀刻遮罩图案化第一金属层，以形成第一金属部件；于第一金属部件上与第一金属部件中之间隙，沉积第一介电材料的介电层；对介电层与硬遮罩进行化学机械研磨工艺；移除硬遮罩，因而具有介电层突出于金属部件之上的部分；形成第二介电材料的层间介电层，第二介电材料与第一介电材料不同；以及图案化层间介电层，以形成露出第一金属部件的开口，其受制于第一介电层的突出部分而与第一金属部件自对准。

公开(公告)号：CN106486419B

公开(公告)日：2019-07-19

申请号：CN201510860265.3

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张钰声 ,  吴佳典 ,  吴永旭

IPC: H01L21/768

CPC classification number: H01L21/0337

Abstract: 一种半导体装置的制造方法，包括在材料层上方形成硬质遮罩(HM)堆叠，此HM堆叠具有第一、第二、第三及第四HM层。方法亦包括在第四HM层中形成第一沟槽、在第一沟槽中形成第一间隔垫，在第四HM层中形成第二沟槽，藉由使用第三HM层作为蚀刻终止层移除第一间隔垫的至少一部分以形成切口，移除由第一沟槽、第二沟槽及切口所曝露的第三及第二HM层的一部分以分别形成延伸的第一、第二沟槽及延伸的切口。方法亦包括在延伸的第一、第二沟槽及延伸的切口形成第二间隔垫且移除第二HM层的另一部分以形成第三沟槽。本发明使用硬质遮罩堆叠以在顶部两个HM层形成切口，避免底部HM层曝露于形成沟槽切口的蚀刻工艺。改进工艺视窗并提供形成沟槽及沟槽切口的稳固工艺。

公开(公告)号：CN109599386A

公开(公告)日：2019-04-09

申请号：CN201811132804.1

申请日：2018-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈志良 ,  庄正吉 ,  赖志明 ,  吴佳典 ,  杨超源 ,  杨惠婷 ,  曾健庭 ,  刘如淦 ,  林威呈 ,  周雷峻 ,  赖韦安

IPC: H01L23/528 ,  H01L21/768

Abstract: 本发明描述了一种具有局部互连结构的装置。该装置可包括第一晶体管、第二晶体管、第一互连结构、第二互连结构和第三互连结构。局部互连结构可以耦合至第一晶体管和第二晶体管的栅极端子，并且在与连接至地和电源电压的参考金属线相同的互连层级处进行布线。第一互连结构可以耦合至第一晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第二互连结构可以耦合至第二晶体管的源极/漏极端子并且在局部互连结构之上进行布线。第三互连结构可以在局部互连结构之上并且在与第一互连结构和第二互连结构相同的互连层级处布线。本发明的实施例还提供了局部互连结构、半导体集成电路装置及其制造方法。