-
公开(公告)号：CN114696057A
公开(公告)日：2022-07-01
申请号：CN202210112359.2
申请日：2022-01-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 具有两个或多个谐振器沟槽的分级的“台阶状”半导体结构的装置和制造方法。半导体结构可包含第一谐振器和第二谐振器。第一谐振器包含第一金属性谐振层和覆盖板，此覆盖板具有与第一金属性谐振层的远端相距第一距离的底表面。第二谐振器包含第二金属性谐振层和所述覆盖板，其中所述底表面与第二金属性谐振层的远端相距第二距离，并且其中第一距离不同于第二距离。
-
公开(公告)号：CN115527925A
公开(公告)日：2022-12-27
申请号：CN202210292754.3
申请日：2022-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 揭示一种用于集成电路装置的互连结构及其形成方法，降低经由互连级介电层形成不需要的通孔的风险。一种形成互连结构的方法包括以下步骤：在第一金属互连特征上方形成第一及第二介电层，其中介电层包括由第一金属互连特征中的凸起引起的局部升高区域。平坦化制程移除第二介电层的局部升高区域，且在第二介电层的平坦上表面上方形成第三及第四介电层。穿过第三及第四介电层且进入第二介电层的蚀刻制程提供具有平坦底表面的沟槽。第二金属互连特征形成在沟槽内，其中第二金属互连特征包括覆盖第一介电层的局部升高区域及凸起的平坦底表面。
-
公开(公告)号：CN114883295A
公开(公告)日：2022-08-09
申请号：CN202110684877.7
申请日：2021-06-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L23/532 , H01L21/768
Abstract: 一种装置结构以及形成装置结构的方法，形成装置结构的方法，其中腔体可在上覆于基板的介电材料层中形成。包括金属阻障层衬里、金属填充材料层、及金属覆盖材料的层堆叠可在腔体中且在介电材料层上方沉积。位于包括介电材料层的顶表面的水平面之上的层堆叠的部分可经移除。层堆叠的剩余材料部分的连续集合包括无凹坑表面的金属互连结构。
-
公开(公告)号：CN114823400A
公开(公告)日：2022-07-29
申请号：CN202210028393.1
申请日：2022-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/66
Abstract: 一种半导体结构及其形成的方法，形成半导体结构的方法包括形成第一介电层中的第一导电触点，该第一导电触点耦接至第一装置；以及形成该第一介电层中的第二导电触点，该第二导电触点耦接至第二装置。第一沟槽经形成于该第一介电层中，该第一沟槽具有第一深度且暴露该第一导电触点的至少一部分。第二沟槽经形成于该第一介电层中，该第二沟槽具有不同于该第一深度的第二深度且暴露该第二导电触点的至少一部分。第一导电层经形成于该第一沟槽及该第二沟槽中。第二介电层在该第一沟槽及该第二沟槽中经成于该第一导电层上。
-
公开(公告)号：CN114792673A
公开(公告)日：2022-07-26
申请号：CN202110686046.3
申请日：2021-06-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 一种互连结构及其形成方法，互连结构可包括：互连面介电材料层，其位于基板上方；第一金属互连结构，其嵌入于互连面介电材料层中，且包括第一金属障壁衬垫及第一金属填充材料部分；及上覆介电材料层。上覆介电材料层中的开口可整个形成于第一金属障壁衬垫的区域中及第一金属填充材料部分的区域外，以减少电浆损伤。可在开口中形成第二金属互连结构，其接触第一金属障壁衬垫的顶表面。第一金属填充材料部分的顶表面的整体接触上覆介电材料层的底表面。
-
Patent Agency Ranking
公开(公告)号：CN115036421A
公开(公告)日：2022-09-09
申请号：CN202210011080.5
申请日：2022-01-06
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭示案揭示电容器结构及形成具有电容器结构的半导体结构的方法。半导体结构包含电容器结构，电容器结构包含第一电容器及第二电容器。第一电容器包含第一底部电极及顶部电极，顶部电极的底表面与第一底部电极的顶表面相距第一距离。第二电容器包含第二底部电极及顶部电极，其中顶部电极的底表面与第二底部电极的顶表面相距第二距离，第一距离不同于第二距离。
-
公开(公告)号：CN105990440B
公开(公告)日：2019-02-12
申请号：CN201510782454.3
申请日：2015-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/08 , H01L29/06
Abstract: 本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括：栅极堆叠件，位于半导体衬底上方；和源极/漏极结构，邻近栅极堆叠件。半导体器件结构还包括：覆盖元件，位于源极/漏极结构上方。覆盖元件具有顶面和侧面。覆盖元件的顶面与侧面的宽度比率在从约0.125至约1的范围内。
-
公开(公告)号：CN105990440A
公开(公告)日：2016-10-05
申请号：CN201510782454.3
申请日：2015-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/08 , H01L29/06
CPC classification number: H01L29/0847 , H01L21/02532 , H01L21/0262 , H01L21/02636 , H01L21/3065 , H01L29/045 , H01L29/165 , H01L29/665 , H01L29/66545 , H01L29/66628 , H01L29/66636 , H01L29/7848 , H01L29/78 , H01L29/06 , H01L29/66477
Abstract: 本发明提供了半导体器件结构的结构和形成方法。半导体器件结构包括：栅极堆叠件，位于半导体衬底上方；和源极/漏极结构，邻近栅极堆叠件。半导体器件结构还包括：覆盖元件，位于源极/漏极结构上方。覆盖元件具有顶面和侧面。覆盖元件的顶面与侧面的宽度比率在从约0.125至约1的范围内。
-
公开(公告)号：CN220776399U
公开(公告)日：2024-04-12
申请号：CN202322254983.9
申请日：2023-08-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H10K59/121 , H10K59/122 , H10K59/131 , H10K59/126 , H01L27/15 , H01L27/12
Abstract: 提供一具有杂散光防止机制的显示装置。此显示装置包含：基材；设置于基材中的多个控制晶体管；位于基材上方的多层互连(multi‑layer interconnect；MLI)结构；以及设置于MLI结构上方的发光装置层。发光装置层包含分别对应于那些控制晶体管的多个子像素。MLI结构包含多个布线特征和至少一个光阻挡特征，并且布线特征将控制晶体管电性连接至所对应的子像素。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.071 seconds)
