半导体器件结构及其形成方法

    公开(公告)号:CN112599484B

    公开(公告)日:2025-04-25

    申请号:CN202010511577.4

    申请日:2020-06-08

    Inventor: 朱景升 徐晨祐

    Abstract: 本揭露的各种实施例涉及一种半导体器件结构,所述半导体器件结构包括上覆在结合垫上的凸块结构。结合垫设置在半导体衬底之上。刻蚀停止层上覆在结合垫上。缓冲层设置在结合垫之上且将刻蚀停止层与结合垫隔开。凸块结构包括基部部分及上部部分,基部部分接触结合垫的上表面,上部部分延伸穿过刻蚀停止层及缓冲层。凸块结构的基部部分具有第一宽度或直径且凸块结构的上部部分具有第二宽度或直径。第一宽度或直径大于第二宽度或直径。

    电容MIM器件及其制造方法
    5.
    发明公开

    公开(公告)号:CN114824084A

    公开(公告)日:2022-07-29

    申请号:CN202210054079.0

    申请日:2022-01-18

    Abstract: 在一些实施例中,本公开涉及一种形成电容器结构的方法。该方法包括在下电极层上方形成电容器介电层,以及在电容器介电层上方形成上电极层。蚀刻上电极层以界定上电极且暴露电容器介电层的部分。间隔结构形成在上电极层和电容器介电层的水平延伸表面上并且还沿着上电极的侧壁形成。蚀刻间隔结构以从上电极层和电容器介电层的水平延伸表面上方去除间隔结构且限定间隔件。根据间隔件蚀刻电容器介电层和下电极层以限定电容器介电层和下电极。本公开还涉及一种电容器结构。

    半导体器件结构及其形成方法

    公开(公告)号:CN112599484A

    公开(公告)日:2021-04-02

    申请号:CN202010511577.4

    申请日:2020-06-08

    Inventor: 朱景升 徐晨祐

    Abstract: 本揭露的各种实施例涉及一种半导体器件结构,所述半导体器件结构包括上覆在结合垫上的凸块结构。结合垫设置在半导体衬底之上。刻蚀停止层上覆在结合垫上。缓冲层设置在结合垫之上且将刻蚀停止层与结合垫隔开。凸块结构包括基部部分及上部部分,基部部分接触结合垫的上表面,上部部分延伸穿过刻蚀停止层及缓冲层。凸块结构的基部部分具有第一宽度或直径且凸块结构的上部部分具有第二宽度或直径。第一宽度或直径大于第二宽度或直径。

    集成电路及其形成方法、半导体封装的形成方法

    公开(公告)号:CN112447643B

    公开(公告)日:2025-03-07

    申请号:CN202010863290.8

    申请日:2020-08-25

    Inventor: 朱景升 徐晨佑

    Abstract: 一种集成电路及其形成方法及半导体封装的形成方法。集成电路包括:第一介电结构,其具有位于层间介电结构之上的第一内侧壁。第二介电结构位于第一介电结构之上,其中第一内侧壁位于第二介电结构的第二内侧壁之间。侧壁阻挡结构位于第一介电结构之上且沿第二内侧壁垂直地延伸。下部凸块结构位于第二内侧壁之间且沿第一内侧壁垂直地延伸以及沿侧壁阻挡结构的第三内侧壁垂直地延伸。上部凸块结构位于下部凸块结构及侧壁阻挡结构二者之上以及第二内侧壁之间,其中上部凸块结构的最上点位于第二介电结构的最上点处或第二介电结构的最上点下方。

    防止金属-绝缘体-金属(MIM)电容器中铜污染的方法

    公开(公告)号:CN113285022A

    公开(公告)日:2021-08-20

    申请号:CN202110490214.1

    申请日:2015-11-02

    Abstract: 本发明涉及一种MIM电容器,该MIM电容器包括复合电容器顶部金属(CTM)电极和复合电容器底部金属(CBM)电极。复合CBM电极包括覆盖第一金属层的第一扩散阻挡层,以及复合CTM电极包括覆盖第二金属层的第二扩散阻挡层。介电层布置在复合CBM电极上方,并且该介电层位于复合CTM电极的下面。第一和第二扩散阻挡层保护第一和第二金属层免受金属的影响,该金属在制造期间从MIM电容器下面的金属线扩散或移动至复合CTM和CBM电极。本发明还提供了一种制造MIM电容器的方法。

    集成电路及其形成方法、半导体封装的形成方法

    公开(公告)号:CN112447643A

    公开(公告)日:2021-03-05

    申请号:CN202010863290.8

    申请日:2020-08-25

    Inventor: 朱景升 徐晨佑

    Abstract: 一种集成电路及其形成方法及半导体封装的形成方法。集成电路包括:第一介电结构,其具有位于层间介电结构之上的第一内侧壁。第二介电结构位于第一介电结构之上,其中第一内侧壁位于第二介电结构的第二内侧壁之间。侧壁阻挡结构位于第一介电结构之上且沿第二内侧壁垂直地延伸。下部凸块结构位于第二内侧壁之间且沿第一内侧壁垂直地延伸以及沿侧壁阻挡结构的第三内侧壁垂直地延伸。上部凸块结构位于下部凸块结构及侧壁阻挡结构二者之上以及第二内侧壁之间,其中上部凸块结构的最上点位于第二介电结构的最上点处或第二介电结构的最上点下方。

Patent Agency Ranking