公开(公告)号：CN110416154A

公开(公告)日：2019-11-05

申请号：CN201910104443.8

申请日：2019-02-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仲强 ,  曹学文 ,  李家庆 ,  洪正隆 ,  苏庆煌

IPC: H01L21/768 ,  H01L21/336

Abstract: 一种半导体装置的制造方法，包括形成一开口于一介电层内。沉积一种子层于开口内，种子层的第一部分具有第一杂质浓度。将种子层的第一部分暴露于一等离子体，在暴露于等离子体之后，该第一部分具有小于第一杂质浓度的第二杂质浓度。将一导电材料填入开口，以形成导电特征部件。种子层包括钨，且导电材料包括钨，杂质包括硼。

公开(公告)号：CN107393825B

公开(公告)日：2022-02-22

申请号：CN201610672231.6

申请日：2016-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仲强 ,  李家庆 ,  曹学文 ,  周群渊 ,  蔡承晏 ,  李达元 ,  蔡明兴

IPC: H01L21/336 ,  H01L29/06

Abstract: 本发明提供一种形成半导体结构的方法，其方法包含：形成凹部特征于底材层中、形成金属层于底材层上、暴露金属层于卤化钨气体中以形成氧空乏金属层、以及形成本体钨层于氧空乏金属层上。

公开(公告)号：CN111048419A

公开(公告)日：2020-04-21

申请号：CN201910964465.1

申请日：2019-10-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹学文 ,  方子韦 ,  赵皇麟 ,  宋国梁

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种制造半导体装置的方法，包括：移除虚拟栅极结构，以在半导体层上形成栅极沟槽、在界面层上形成高k值栅极介电层，其中界面层曝露于栅极沟槽中、在高k值栅极介电层上沉积含金属前驱物以形成含金属层、以及随后在含金属层上沉积含铝前驱物，其中含铝前驱物的沉积在高k值栅极介电层与界面层之间的一界面处形成氧化铝层，且含金属前驱物包括不同于铝的金属。上述方法还包括在沉积含铝前驱物后，移除含金属层的一部分、在含金属层的剩余部分上沉积功函数金属层、以及在功函数金属层上形成体导电层，进而形成金属栅极结构。

公开(公告)号：CN107993933A

公开(公告)日：2018-05-04

申请号：CN201711175278.2

申请日：2011-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹学文

IPC: H01L21/28 ,  H01L29/423

CPC classification number: H01L29/4983 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

Abstract: 一种半导体器件包括衬底、位于衬底上的栅极介电层、以及位于栅极介电层上的栅电极堆叠件。栅电极堆叠件包括金属填充线、润湿层、金属扩散阻挡层、以及功函数层。润湿层与金属填充线的侧壁和底部相接触。金属扩散阻挡层与润湿层相接触，并利用金属扩散阻挡层与金属填充线之间的润湿层覆盖金属填充线的侧壁和底面。功函数层利用功函数层和金属填充线之间的润湿层和金属扩散阻挡层覆盖金属填充线的侧壁和底面。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN107393825A

公开(公告)日：2017-11-24

申请号：CN201610672231.6

申请日：2016-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仲强 ,  李家庆 ,  曹学文 ,  周群渊 ,  蔡承晏 ,  李达元 ,  蔡明兴

IPC: H01L21/336 ,  H01L29/06

CPC classification number: H01L23/528 ,  H01L21/31133 ,  H01L21/31138 ,  H01L21/76861 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/485 ,  H01L23/53228 ,  H01L23/53257 ,  H01L23/53261 ,  H01L23/53266 ,  H01L29/4966 ,  H01L29/66409 ,  H01L29/0684

Abstract: 本发明提供一种形成半导体结构的方法，其方法包含：形成凹部特征于底材层中、形成金属层于底材层上、暴露金属层于卤化钨气体中以形成氧空乏金属层、以及形成本体钨层于氧空乏金属层上。

公开(公告)号：CN104752230B

公开(公告)日：2017-11-21

申请号：CN201410830602.X

申请日：2014-12-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曹学文 ,  李家庆 ,  姆鲁尼尔·A.·卡迪尔巴德 ,  李达元

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/4236 ,  H01L29/401 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7855

Abstract: 本发明提供了在FinFET上形成沟槽的方法及由此产生的FinFET。提供了一种在FinFET上形成沟槽的方法。在示例性实施例中，第一层间介电层以插入的方式在FinFET的第一栅极和第二栅极之间形成。第二层间介电层在第一层间介电层、FinFET的第一栅极和FinFET的第二栅极之上形成。光刻胶层在第二层间介电层之上形成。并且第二层间介电层的不位于光刻胶层之下的部分被蚀刻掉。

公开(公告)号：CN103579175B

公开(公告)日：2017-05-03

申请号：CN201210390173.X

申请日：2012-10-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏莉玲 ,  谢静华 ,  陈煌明 ,  曹学文

IPC: H01L23/522

CPC classification number: H01L23/535 ,  H01L21/28035 ,  H01L21/28088 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76847 ,  H01L21/76879 ,  H01L21/76895 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/66545 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了具有阻挡层的铜接触插塞，其中，一种器件包括导电层，导电层包括底部以及位于底部上方的侧壁部分，其中侧壁部分连接至底部的端部。含铝层与导电层的底部重叠，其中含铝层的顶面与导电层的侧壁部分的顶部边缘基本平齐。氧化铝层覆盖在含铝层之上。含铜区域位于氧化铝层上方并通过氧化铝层与含铝层隔开。含铜区域通过导电层的侧壁部分的顶部边缘电连接至含铝层。

公开(公告)号：CN106558501A

公开(公告)日：2017-04-05

申请号：CN201510853179.X

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴仲强 ,  李家庆 ,  李达元 ,  曹学文

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/49

Abstract: 本发明涉及元件的金属栅极方案及形成所述金属栅极方案的方法。更具体的，本发明描述栅极结构及形成所述栅极结构的方法。在一些实施例中，一种方法包含在衬底中形成源极区/漏极区，及在所述源极区/漏极区之间形成栅极结构。所述栅极结构包含所述衬底上方的栅极介电层、所述栅极介电层上方的功函数调谐层、所述功函数调谐层上方的含金属化合物以及所述含金属化合物上方的金属，其中所述含金属化合物包括所述金属作为所述化合物的元素。

公开(公告)号：CN102104003A

公开(公告)日：2011-06-22

申请号：CN201010202875.1

申请日：2010-06-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 詹博文 ,  曹学文 ,  许光源

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/304

CPC classification number: H01L29/7848 ,  H01L21/28079 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823864 ,  H01L29/165 ,  H01L29/495 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7834

Abstract: 本发明揭示不同的半导体装置的制造方法。一种半导体装置的制造方法，包括提供一半导体基底及在其上形成一栅极结构。栅极结构包括一第一间隙壁及与其隔开的一第二间隙壁。栅极结构也包括位于第一及第二间隙壁之间的一牺牲栅极。此方法也包括自栅极结构局部去除牺牲栅极，以形成一未完整沟槽。另外，此方法也包括局部去除邻接于未完整沟槽的第一及第二间隙壁，以形成未完整沟槽的一扩宽部。再者，此方法也包括自栅极结构去除牺牲栅极的一剩余部，以形成一完整沟槽。接着在完整沟槽内形成一高介电常数材料层以及一金属栅极。本发明改进了栅极金属填充并且提供了一种简单且节省成本的制造方法。

公开(公告)号：CN111261516A

公开(公告)日：2020-06-09

申请号：CN201911215739.3

申请日：2019-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张毅敏 ,  程仲良 ,  张翔笔 ,  曹学文 ,  方子韦

IPC: H01L21/335 ,  H01L21/336 ,  H01L29/775 ,  H01L29/78 ,  B82Y10/00

Abstract: 一种半导体配置的形成方法，包括形成鳍片。执行扩散制程将第一掺质扩散至鳍片的通道区中。在第一掺质扩散至鳍片的通道区中之后，形成第一栅极电极于鳍片的通道区上。