-
公开(公告)号：CN111987148A
公开(公告)日：2020-11-24
申请号：CN201910982784.5
申请日：2019-10-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/423 , H01L21/336 , H01L29/78 , H01L21/8234 , H01L27/088
Abstract: 本公开的各种实施例涉及一种包括设置在漂移区之上的场板的集成芯片。第一栅极电极在源极区与漏极区之间上覆在衬底上。刻蚀终止层在侧向上从第一栅极电极的外侧壁延伸到漏极区。刻蚀终止层上覆在设置在源极区与漏极区之间的漂移区上。场板设置在上覆在衬底上的第一层间介电(ILD)层内。场板上覆在漂移区上。场板的顶表面与第一栅极电极的顶表面对准，且场板的底表面垂直地位于第一栅极电极的底表面上方。场板及第一栅极电极分别包含金属材料。
-
公开(公告)号：CN106816438B
公开(公告)日：2020-07-10
申请号：CN201611092388.8
申请日：2016-11-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李陈毅 , 黄士芬 , 王培伦 , 何大椿 , 钟于彰 , 穆罕默德·阿尔-夏欧卡 , 亚历克斯·卡尔尼茨基
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明的一些实施例提供了一种半导体器件。该半导体器件包括：第一晶体管，被配置为包括第一阈值电压水平。该第一晶体管包括栅极结构。该栅极结构包括：包括第一导电类型的第一部件。第二晶体管被配置为包括与第一阈值电压水平不同的第二阈值电压水平。该第二晶体管包括栅极结构。该栅极结构包括：包括第一导电类型的第二部件。至少一个额外部件设置在第二部件上方。该至少一个额外部件包括与第一导电类型相反的第二导电类型。连接第一晶体管和第二晶体管以通过第一阈值电压水平和第二阈值电压水平之间的期望电压差确定至少一个额外部件的数量。本发明还提供了另一种半导体器件和一种制造半导体器件的方法。
-
公开(公告)号：CN111129123A
公开(公告)日：2020-05-08
申请号：CN201910454866.2
申请日：2019-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明涉及集成芯片。在一些实施例中，集成芯片具有在衬底上方设置在源极区域和漏极区域之间的栅极结构和从栅极结构上方横向地延伸至栅极结构和漏极区域之间的介电层。具有多种不同介电材料的组合蚀刻停止层堆叠在介电层上方。接触蚀刻停止层直接接触组合蚀刻停止层的上表面和侧壁。通过第一层间介电(ILD)层横向围绕场板，并且场板从第一ILD层的顶部、延伸穿过接触蚀刻停止层并且进入组合蚀刻停止层中。本发明的实施例还提供了接触场板蚀刻的组合蚀刻停止层和集成芯片的形成方法。
-
公开(公告)号：CN107230637A
公开(公告)日：2017-10-03
申请号：CN201611046743.8
申请日：2016-11-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7823 , H01L21/26513 , H01L21/31144 , H01L21/32055 , H01L21/32139 , H01L21/76897 , H01L23/535 , H01L29/0649 , H01L29/402 , H01L29/45 , H01L29/665 , H01L29/66515 , H01L29/66545 , H01L29/66681 , H01L29/66689 , H01L29/7816 , H01L29/66674 , H01L29/7801
Abstract: 本发明实施例提供一种用于高电压晶体管的方法及设备。本发明实施例涉及一种方法包含：沿着栅极结构的侧壁形成栅极间隔件；在所述栅极结构的相对侧上形成源极区及漏极区，其中所述源极区的侧壁与所述栅极间隔件的第一侧壁垂直地对准；在衬底上方沉积电介质层；在所述电介质层上方沉积导电层；图案化所述电介质层及所述导电层以形成场板，其中所述电介质层包括从第二漏极/源极区延伸到所述栅极间隔件的第二侧壁的水平部分及沿着所述栅极间隔件的所述第二侧壁形成的垂直部分；通过对所述导电层、所述栅极结构、第一漏极/源极区及第二漏极/源极区应用自对准硅化物工艺而形成多个金属硅化物层；及在所述多个金属硅化物层上方形成接点插塞。
-
公开(公告)号：CN112216738B
公开(公告)日：2025-04-11
申请号：CN201911046940.3
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。
-
Patent Agency Ranking
公开(公告)号：CN112216738A
公开(公告)日：2021-01-12
申请号：CN201911046940.3
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/40 , H01L21/336 , H01L29/78
Abstract: 在一些实施例中，本揭露涉及一种集成芯片。集成芯片包含安置于衬底上方位于源极区与漏极区之间的栅极结构。第一层间介电(ILD)层安置于衬底及栅极结构上方，且第二层间介电层安置于第一层间介电层上方。场板蚀刻终止结构在第一层间介电层与第二层间介电层之间。场板从第二层间介电层的最上表面延伸到场板蚀刻终止结构。多个导电接触件从第二层间介电层的最上表面延伸到源极区和漏极区。
-
公开(公告)号：CN106816438A
公开(公告)日：2017-06-09
申请号：CN201611092388.8
申请日：2016-11-29
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李陈毅 , 黄士芬 , 王培伦 , 何大椿 , 钟于彰 , 穆罕默德·阿尔-夏欧卡 , 亚历克斯·卡尔尼茨基
IPC: H01L27/088 , H01L21/8234
CPC classification number: H01L27/0883 , G05F3/08 , G05F3/242 , H01L21/82345 , H01L21/823821 , H01L21/823885 , H01L27/0222 , H01L27/0922 , H01L27/0924 , H01L29/495 , H01L29/4958 , H01L29/4966 , H01L29/785 , H01L27/0886 , H01L21/823431
Abstract: 本发明的一些实施例提供了一种半导体器件。该半导体器件包括：第一晶体管，被配置为包括第一阈值电压水平。该第一晶体管包括栅极结构。该栅极结构包括：包括第一导电类型的第一部件。第二晶体管被配置为包括与第一阈值电压水平不同的第二阈值电压水平。该第二晶体管包括栅极结构。该栅极结构包括：包括第一导电类型的第二部件。至少一个额外部件设置在第二部件上方。该至少一个额外部件包括与第一导电类型相反的第二导电类型。连接第一晶体管和第二晶体管以通过第一阈值电压水平和第二阈值电压水平之间的期望电压差确定至少一个额外部件的数量。本发明还提供了另一种半导体器件和一种制造半导体器件的方法。
-
公开(公告)号：CN111129123B
公开(公告)日：2023-12-19
申请号：CN201910454866.2
申请日：2019-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/40 , H01L29/78 , H01L21/336
Abstract: 本发明涉及集成芯片。在一些实施例中，集成芯片具有在衬底上方设置在源极区域和漏极区域之间的栅极结构和从栅极结构上方横向地延伸至栅极结构和漏极区域之间的介电层。具有多种不同介电材料的组合蚀刻停止层堆叠在介电层上方。接触蚀刻停止层直接接触组合蚀刻停止层的上表面和侧壁。通过第一层间介电(ILD)层横向围绕场板，并且场板从第一ILD层的顶部、延伸穿过接触蚀刻停止层并且进入组合蚀刻停止层中。本发明的实施例还提供了接触场板蚀刻的组合蚀刻停止层和集成芯片的形成方法。
-
公开(公告)号：CN113629138A
公开(公告)日：2021-11-09
申请号：CN202110772714.4
申请日：2021-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 本发明描述了一种半导体结构，该半导体结构包括沟道区域、与沟道区域相邻的源极区域、漏极区域、与漏极区域相邻的漂移区域以及双栅极结构。双栅极结构包括位于沟道区域的一部分和漂移区域的一部分上方的第一栅极结构。双栅极结构还包括位于漂移区域上方的第二栅极结构。本发明实施例还涉及晶体管器件、及形成半导体结构的方法。
-
公开(公告)号：CN106653823A
公开(公告)日：2017-05-10
申请号：CN201610719763.0
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/872 , H01L21/329
CPC classification number: H01L29/872 , H01L29/0619 , H01L29/0649 , H01L29/0692 , H01L29/1608 , H01L29/2003 , H01L29/6606 , H01L29/66204 , H01L29/861 , H01L29/0684 , H01L29/66143
Abstract: 在一些实施例中，一种半导体器件包括配置为半导体器件的阳极的第一阱区、配置为半导体器件的阴极的第一掺杂区域、配置为半导体器件的另一阴极的第二掺杂区域以及导电区域。第一阱区设置在第一掺杂区域和第二掺杂区域之间，并且配置为电连接导电区域。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.054 seconds)
