公开(公告)号：CN107256855B

公开(公告)日：2019-07-12

申请号：CN201710561178.7

申请日：2017-07-11

Applicant: 上海华力微电子有限公司

Inventor： 乔夫龙 ,  张强 ,  王一 ,  许鹏凯

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5256 ,  H01L21/3065 ,  H01L21/32053 ,  H01L21/32055 ,  H01L21/32135 ,  H01L21/32139 ,  H01L23/53209 ,  H01L23/53271

Abstract: 本发明公开了一种多晶硅熔断器及其制造方法，该多晶硅熔断器包括多晶硅熔断体和两个引出端口，该多晶硅熔断体包括一衬底、第一绝缘层和一多晶硅熔体，衬底上形成有一凹槽，第一绝缘层覆盖在具有凹槽一侧的衬底表面上，多晶硅熔体形成于第一绝缘层上且位于所述凹槽内呈埋入式形态。本发明将多晶硅熔体以埋入的方式放在衬底的凹槽内，使熔体可以和附近其它器件保持足够的安全距离，有效消除传统熔丝熔断后形成颗粒影响旁边器件的可能性，且能够根据实际需要调节多晶硅熔体的关键尺寸，生成工艺对光刻和干刻的要求不高，使用一般的蚀刻机即可实现。

公开(公告)号：CN105609406B

公开(公告)日：2018-09-28

申请号：CN201510707965.9

申请日：2015-10-27

Applicant: 株式会社日立国际电气

Inventor： 森谷敦 ,  中矶直春 ,  渡桥由悟 ,  村上孝太郎

IPC: H01L21/20 ,  H01L21/205 ,  H01L21/67 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/11517

CPC classification number: H01L21/02609 ,  C23C16/0272 ,  C23C16/24 ,  C23C16/4408 ,  C23C16/45523 ,  C23C16/45529 ,  C23C16/45544 ,  C23C16/46 ,  C23C16/52 ,  C23C16/56 ,  C30B25/04 ,  C30B25/165 ,  C30B25/186 ,  C30B25/20 ,  C30B29/06 ,  H01L21/02381 ,  H01L21/02428 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02532 ,  H01L21/0257 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/02592 ,  H01L21/02595 ,  H01L21/02598 ,  H01L21/0262 ,  H01L21/02634 ,  H01L21/02639 ,  H01L21/02645 ,  H01L21/02694 ,  H01L21/32055 ,  H01L21/324 ,  H01L21/67103 ,  H01L21/67115 ,  H01L27/0688 ,  H01L27/10805 ,  H01L27/1085 ,  H01L27/10873 ,  H01L27/10891 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 本发明涉及半导体器件的制造方法、衬底处理装置、气体供给系统、立体闪存、动态随机存储器及半导体器件。本发明的课题在于在表面的至少一部分露出有绝缘膜的衬底上形成Si膜时，提高所形成的Si膜的膜质。本发明的技术手段为具有：衬底，由单晶硅构成；绝缘膜，形成于衬底的表面；第一硅膜，通过在单晶硅上以单晶硅为基底进行同质外延生长而形成；和第二硅膜，形成于绝缘膜上，且晶体结构与第一硅膜不同。

公开(公告)号：CN105489481B

公开(公告)日：2018-08-03

申请号：CN201610018432.4

申请日：2016-01-13

Applicant: 成都芯源系统有限公司

Inventor： 连延杰

IPC: H01L21/28

CPC classification number: H01L29/401 ,  H01L21/02129 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/0228 ,  H01L21/28158 ,  H01L21/31111 ,  H01L21/31144 ,  H01L21/32055 ,  H01L21/32135 ,  H01L21/32139 ,  H01L29/42364 ,  H01L29/42368 ,  H01L29/4916 ,  H01L29/66681 ,  H01L29/7816

Abstract: 公开了种阶梯型厚栅氧化层的制作方法。该制作方法可以减少阶梯型厚栅氧化层制作工艺中的掩膜数,降低高压BCD工艺中高压器件的制作成本。此外,采用该制作方法,阶梯型厚栅氧化层的尺寸易于控制,有利于改善整个高压器件的性能,且厚栅氧化层的总厚度可以达到3000埃以上,可承受更高的电压。

公开(公告)号：CN105393345B

公开(公告)日：2018-06-22

申请号：CN201480039640.1

申请日：2014-05-20

Applicant: 伊文萨思公司

Inventor： C·沃伊奇克 ,  C·E·尤佐 ,  M·纽曼 ,  T·卡斯基 ,  P·莫纳德吉米

IPC: H01L21/768

CPC classification number: H01L21/76877 ,  H01L21/32055 ,  H01L21/76802 ,  H01L21/76841 ,  H01L21/76858 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76898 ,  H01L23/147 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/49866 ,  H01L23/525 ,  H01L23/53233 ,  H01L23/53238 ,  H01L2224/16 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本文公开了结构及其形成方法。在一个实施例中，结构包括区域(102)，其具有相对的第一和第二表面(104,106)。势垒区域(110)覆盖该区域。合金区域(112)覆盖势垒区域。合金区域包括第一金属以及选自由硅(Si)、锗(Ge)、铟(Id)、硼(B)、砷(As)、锑(Sb)、碲(Te)或镉(Cd)组成的组中的一种或多个元素。

公开(公告)号：CN102709160B

公开(公告)日：2018-06-22

申请号：CN201210052305.8

申请日：2012-03-01

Applicant: 京东方科技集团股份有限公司

Inventor： 田雪雁 ,  龙春平 ,  姚江峰

IPC: H01L21/20 ,  H01L21/02 ,  H01L21/268

CPC classification number: H01L21/02502 ,  C23C16/0272 ,  C23C16/24 ,  C23C16/56 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02505 ,  H01L21/02513 ,  H01L21/02516 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/02675 ,  H01L21/02686 ,  H01L21/268 ,  H01L21/32055

Abstract: 本发明提供一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜，用以制作表面粗糙度较低、晶粒尺寸较大且分布均匀的低温多晶硅薄膜。该制作方法包括：在基板上形成一缓冲层；在所述缓冲层上，采用图案形成工艺形成晶核位置均匀分布的籽晶层；在所述籽晶层上形成非晶硅层；对所述非晶硅层进行准分子激光退火。采用本发明提供的低温多晶硅薄膜的制作方法制作的低温多晶硅薄膜，其晶粒尺寸较大，分布均匀，并且具有非常低的表面粗糙度，从而解决了应用于低温多晶硅显示器背板中，迁移率较低，薄膜晶体管的漏电流较大，迁移率及阈值电压不均匀性的问题。

公开(公告)号：CN108122868A

公开(公告)日：2018-06-05

申请号：CN201711186765.9

申请日：2017-11-24

Applicant: 德克萨斯仪器股份有限公司

Inventor： B·S·库克 ,  A·维诺戈帕 ,  L·哥伦布 ,  R·R·多林

IPC: H01L23/367 ,  H01L23/373 ,  H01L21/48

CPC classification number: H01L23/367 ,  H01L21/32051 ,  H01L21/32055 ,  H01L21/324 ,  H01L21/743 ,  H01L21/76895 ,  H01L23/3677 ,  H01L23/3735 ,  H01L23/481 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53276 ,  H01L27/0248 ,  H01L2224/48463 ,  H01L21/4871 ,  H01L23/373 ,  H01L23/3736 ,  H01L23/3738

Abstract: 本申请涉及经过附加处理的热引导沟槽，其中公开了一种集成电路(100)，其具有包括半导体材料(104)的衬底(102)以及设置在衬底(102)之上的互连区(106)。该集成电路(100)包括衬底(102)中的热引导沟槽(130)。热引导沟槽(130)包括其中相邻纳米颗粒(135)彼此粘附的粘附纳米颗粒膜(134)。热引导沟槽(130)具有比接触热引导沟槽(130)的半导体材料(104)更高的热导率。粘附纳米颗粒膜(134)通过附加工艺来形成。

公开(公告)号：CN104051319B

公开(公告)日：2018-04-13

申请号：CN201310196353.9

申请日：2013-05-24

Applicant: 南亚科技股份有限公司

Inventor： 杨胜威 ,  庄英政 ,  席扬姆·塞斯

IPC: H01L21/76 ,  H01L29/78 ,  H01L27/105 ,  H01L27/108

CPC classification number: H01L21/765 ,  H01L21/265 ,  H01L21/32055 ,  H01L21/324 ,  H01L21/76897 ,  H01L21/823481 ,  H01L27/088 ,  H01L27/1052 ,  H01L27/10876 ,  H01L29/0607 ,  H01L29/407 ,  H01L29/66666 ,  H01L29/78 ,  H01L29/7827

Abstract: 本发明提供一种半导体元件及其制造方法，半导体元件的制造方法包括以下步骤。提供基底，此基底具有多数个柱状物，且柱状物周围形成有多数个沟渠；在每一个上述柱状物下方的上述基底中形成掺杂区；移除沟渠下方的掺杂区，以形成多个开口，使相邻的柱状物下方的上述掺杂区分离；在每一个上述开口中形成遮蔽层。

公开(公告)号：CN107768244A

公开(公告)日：2018-03-06

申请号：CN201710201313.7

申请日：2017-03-30

Applicant: 圆益IPS股份有限公司

Inventor： 崔暎喆

IPC: H01L21/3205

CPC classification number: H01L21/0332 ,  H01L21/02532 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/02664 ,  H01L21/0337 ,  H01L21/32055 ,  H01L21/32105 ,  H01L21/3211

Abstract: 本发明提供一种非晶质硅膜的形成方法，并且包括如下步骤：沉积步骤，在腔室内的基板上沉积非晶质硅膜；后处理步骤，为了改善所述非晶质硅膜的蚀刻速率或者表面粗糙度，利用等离子体激活后处理气体，在所述非晶质硅膜上部表面部执行后处理，其中所述后处理气体包含氮基和氧基中至少任意一种；净化步骤，供给净化气体至所述腔室内；及抽吸步骤，抽吸所述腔室。

公开(公告)号：CN107452708A

公开(公告)日：2017-12-08

申请号：CN201710333168.8

申请日：2017-05-12

Applicant: 瑞萨电子株式会社

Inventor： 内田慎一 ,  田中敬一郎 ,  藏本贵文

IPC: H01L23/522 ,  H01L21/768 ,  G01R22/10 ,  G01R15/18

CPC classification number: H01L23/5227 ,  G01R15/18 ,  G01R15/181 ,  G01R19/0092 ,  H01F17/0013 ,  H01F27/2804 ,  H01F27/34 ,  H01F41/041 ,  H01F2017/0073 ,  H01F2017/008 ,  H01F2017/0086 ,  H01F2027/2809 ,  H01L21/32053 ,  H01L21/32055 ,  H01L21/76224 ,  H01L23/5225 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53271 ,  H01L23/552 ,  H01L29/0649 ,  G01R22/10 ,  H01L21/76838

Abstract: 本申请涉及半导体器件、电能测量仪器和半导体器件的制造方法。根据一个实施例，半导体器件包括Si衬底、形成在设置于Si衬底之上的布线层中的电感器和形成为围绕电感器的屏蔽件，其中屏蔽件包括在布线层中的其中形成电感器的层和该层之上的层中形成的金属以及在Si衬底和Si衬底之上的布线层之间形成的硅化物。

公开(公告)号：CN107230637A

公开(公告)日：2017-10-03

申请号：CN201611046743.8

申请日：2016-11-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘铭棋 ,  王培伦 ,  曾元泰 ,  张宇行 ,  刘世昌

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7823 ,  H01L21/26513 ,  H01L21/31144 ,  H01L21/32055 ,  H01L21/32139 ,  H01L21/76897 ,  H01L23/535 ,  H01L29/0649 ,  H01L29/402 ,  H01L29/45 ,  H01L29/665 ,  H01L29/66515 ,  H01L29/66545 ,  H01L29/66681 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/66674 ,  H01L29/7801

Abstract: 本发明实施例提供一种用于高电压晶体管的方法及设备。本发明实施例涉及一种方法包含：沿着栅极结构的侧壁形成栅极间隔件；在所述栅极结构的相对侧上形成源极区及漏极区，其中所述源极区的侧壁与所述栅极间隔件的第一侧壁垂直地对准；在衬底上方沉积电介质层；在所述电介质层上方沉积导电层；图案化所述电介质层及所述导电层以形成场板，其中所述电介质层包括从第二漏极/源极区延伸到所述栅极间隔件的第二侧壁的水平部分及沿着所述栅极间隔件的所述第二侧壁形成的垂直部分；通过对所述导电层、所述栅极结构、第一漏极/源极区及第二漏极/源极区应用自对准硅化物工艺而形成多个金属硅化物层；及在所述多个金属硅化物层上方形成接点插塞。