-
-
公开(公告)号：CN115116850A
公开(公告)日：2022-09-27
申请号：CN202210523135.0
申请日：2022-05-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8238 , H01L29/08 , H01L29/78
Abstract: 半导体装置的制造方法包含在装置区中提供鳍元件，以及在鳍元件上方形成虚设栅极。在一些实施例中，方法更包含在相邻于虚设栅极的源极/漏极区中形成源极/漏极部件。在一些情况中，源极/漏极部件包含底部区及顶部区，顶部区在顶部区与底部区之间的界面接触底部区。在一些实施例中，方法更包含将多个掺杂物杂质植入源极/漏极部件中。在一些范例中，多个掺杂物杂质包含底部区中的第一掺杂物的布植以及顶部区的第二掺杂物的布植。在一些实施例中，第一掺杂物具有底部区中的第一渐变掺杂轮廓，且第二掺杂物具有顶部区中的第二渐变掺杂轮廓。
-
公开(公告)号：CN102820229B
公开(公告)日：2015-11-25
申请号：CN201110317909.6
申请日：2011-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L29/78 , H01L29/36
CPC classification number: H01L29/7833 , H01L29/513 , H01L29/6653 , H01L29/66545 , H01L29/66636
Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成栅极。该方法包括实施第一注入工艺，从而在衬底中形成第一掺杂区域，第一掺杂区域邻近栅极。该方法包括实施第二注入工艺，从而在衬底中形成第二掺杂区域，第二掺杂区域形成得比第一掺杂区域距离栅极更远，第二掺杂区域的掺杂浓度级比第一掺杂区域的掺杂浓度级更高。该方法包括去除第一掺杂区域的部分和第二掺杂区域的部分，从而在衬底中形成凹槽。该方法包括在凹槽中外延生长第三掺杂区域，第三掺杂区域的掺杂浓度级比第二掺杂区域的掺杂浓度级更高。本发明还提供一种具有梯度掺杂分布的半导体器件。
-
公开(公告)号：CN102820229A
公开(公告)日：2012-12-12
申请号：CN201110317909.6
申请日：2011-10-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/265 , H01L29/78 , H01L29/36
CPC classification number: H01L29/7833 , H01L29/513 , H01L29/6653 , H01L29/66545 , H01L29/66636
Abstract: 本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成栅极。该方法包括实施第一注入工艺，从而在衬底中形成第一掺杂区域，第一掺杂区域邻近栅极。该方法包括实施第二注入工艺，从而在衬底中形成第二掺杂区域，第二掺杂区域形成得比第一掺杂区域距离栅极更远，第二掺杂区域的掺杂浓度级比第一掺杂区域的掺杂浓度级更高。该方法包括去除第一掺杂区域的部分和第二掺杂区域的部分，从而在衬底中形成凹槽。该方法包括在凹槽中外延生长第三掺杂区域，第三掺杂区域的掺杂浓度级比第二掺杂区域的掺杂浓度级更高。本发明还提供一种具有梯度掺杂分布的半导体器件。
-
公开(公告)号：CN102104041A
公开(公告)日：2011-06-22
申请号：CN201010228345.4
申请日：2010-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/43 , H01L21/8234
CPC classification number: H01L27/0207 , H01L21/28123 , H01L21/823878 , H01L27/092
Abstract: 本发明提供一种具有用以隔离装置的虚设结构的集成电路。此集成电路包含具有第一晶体管的第一运算元件、具有第二晶体管的第二运算元件、以及设置于第一晶体管与第二晶体管间的隔离晶体管，其中第一晶体管由第一成分所组成，第二晶体管由第一成分所组成，隔离晶体管由与第一成分不同的第二成分所组成。
-
Patent Agency Ranking
公开(公告)号：CN119855185A
公开(公告)日：2025-04-18
申请号：CN202411970959.8
申请日：2024-12-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供了一种半导体器件及其形成方法。根据本公开的一个实施例的方法包括：形成由牺牲层交错的沟道层堆叠件，对堆叠件进行图案化以形成鳍形结构，在鳍形结构的沟道区域上方形成伪栅极堆叠件，使源极/漏极区凹进以形成源极/漏极沟槽，在源极/源极沟槽中形成外延部件，在形成外延部件之后去除伪栅极堆叠件，在沟道区中释放沟道层作为沟道构件，形成围绕每个沟道构件的栅极结构，以及在形成栅极结构之后执行离子注入以增加外延部件中掺杂剂的掺杂剂浓度。
-
公开(公告)号：CN112582347A
公开(公告)日：2021-03-30
申请号：CN202011026436.X
申请日：2020-09-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8244 , H01L27/11
Abstract: 一种半导体装置的制造方法，包括个别在基板的第一和第二区域中形成第一和第二半导体鳍片；在第一和第二半导体鳍片上方个别形成第一和第二冗余栅极堆叠，并且在第一和第二冗余栅极堆叠上方形成间隔物层；沿着在第一区域中的间隔物层形成具有厚度的第一图案层；沿着第一图案层形成第一源极/漏极沟槽并在其中外延成长第一外延特征；移除第一图案层以暴露间隔物层；沿着在第二区域中的间隔物层形成具有不同厚度的第二图案层；沿着第二图案层形成第二源极/漏极沟槽并在其中外延成长第二外延特征；以及移除第二图案层以暴露间隔物层。
-
公开(公告)号：CN105742354A
公开(公告)日：2016-07-06
申请号：CN201510585250.0
申请日：2015-09-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/32 , H01L21/336 , H01L27/092
CPC classification number: H01L29/7847 , H01L21/26506 , H01L21/324 , H01L21/76224 , H01L21/823418 , H01L21/823431 , H01L21/823481 , H01L21/845 , H01L27/0886 , H01L27/1211 , H01L29/0653 , H01L29/66545 , H01L29/66636 , H01L29/66795 , H01L29/7848 , H01L29/785 , H01L29/7853 , H01L27/0924 , H01L29/32 , H01L29/7855
Abstract: 本发明提供一种FinFET器件，包括：位于衬底上方的第一半导体鳍部；位于衬底上方的第二半导体鳍部，其中，第一半导体鳍部和第二半导体鳍部被第一隔离区分隔开；连接至第一半导体鳍部和第二半导体鳍部的第一漏极/源极区；以及位于第一隔离区下面的第一位错面，其中，第一位错面在与第一半导体鳍部的纵轴相平行的第一方向上延伸。本发明还提供了一种形成FinFET器件的方法。
-
公开(公告)号：CN102104041B
公开(公告)日：2013-03-20
申请号：CN201010228345.4
申请日：2010-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L29/43 , H01L21/8234
CPC classification number: H01L27/0207 , H01L21/28123 , H01L21/823878 , H01L27/092
Abstract: 本发明提供一种具有用以隔离装置的虚设结构的集成电路。此集成电路包含具有第一晶体管的第一运算元件、具有第二晶体管的第二运算元件、以及设置于第一晶体管与第二晶体管间的隔离晶体管，其中第一晶体管由第一成分所组成，第二晶体管由第一成分所组成，隔离晶体管由与第一成分不同的第二成分所组成。
-
公开(公告)号：CN119855184A
公开(公告)日：2025-04-18
申请号：CN202411953240.3
申请日：2024-12-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例提供了半导体器件及其形成方法。根据本公开的一个实施例的方法包括：在衬底上方形成与牺牲层交错的沟道层的堆叠件；图案化堆叠件以形成鳍形结构；在鳍形结构上方形成伪栅极堆叠件；使鳍形结构凹进以形成源极/漏极沟槽；使牺牲层部分凹进以形成内部间隔件凹槽；在内部间隔件凹槽中形成内部间隔件；在内部间隔件的表面上选择性沉积偏析防止层；以及在源极/漏极沟槽中形成外延部件。内部间隔件的表面包括暴露在源极/漏极沟槽中的第一表面和面向沟道层中的相邻一个的第二表面。偏析防止层的部分堆叠在内部间隔件和外延部件之间。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.06 seconds)
