半导体装置
    6.
    发明公开

    公开(公告)号:CN101281925A

    公开(公告)日:2008-10-08

    申请号:CN200810082115.4

    申请日:2008-03-03

    CPC classification number: H01L29/7391 H01L29/0657 H01L29/42312 H01L29/66356

    Abstract: 本发明提供一种栅控二极管的半导体装置或其它相似的电子构件及其制作方法。上述半导体装置包含栅极结构,其设置于衬底上,且位于形成在衬底之中的沟道上方,并且此栅极结构还邻接源极区域及漏极区域。上述源极区域或漏极区域的顶部,或者是两区域的顶部,可以是整个或部分地位于比上述栅极结构的底部更高的高度。形成上述结构的方式,可借助覆盖沉积层于栅极结构及衬底的上方,且接着再以蚀刻工艺制作倾斜分布的方式完成。若上述源极区域及漏极区域同时具有上述结构,源极区域及漏极区域的结构也可以是对称或非对称性的分布。上述结构可以明显地降低掺杂物的侵入,据此,上述结构也可降低结漏电流。

    半导体元件及其形成方法

    公开(公告)号:CN100552974C

    公开(公告)日:2009-10-21

    申请号:CN200710110251.5

    申请日:2007-06-08

    Abstract: 本发明的半导体元件具有半导体衬底;栅极堆叠,位于半导体衬底上;n型轻掺杂源/漏极区,位于半导体衬底中且邻接栅极堆叠,其中n型轻掺杂源/漏极区包括n型杂质;n型重掺杂源/漏极区,位于半导体衬底中且邻接栅极堆叠,其中该n型重掺杂源/漏极区包括n型杂质;预先非晶态注入区,位于半导体衬底中,其中预先非晶态注入区包括后注入区;以及间隙阻挡区,位于半导体衬底中,其中间隙阻挡区的深度大于n型轻掺杂源/漏极区的深度,但小于后注入区的深度。由于本发明的间隙阻挡区位于后注入区与轻掺杂源/漏极区之间,可降低轻掺杂源/漏极区中磷扩散的问题。此外,因为磷具有高活化率,因此MOS元件具有低片电阻。

Patent Agency Ranking