一种电子系统多退化进程研究方法

    公开(公告)号:CN107203677B

    公开(公告)日:2021-01-08

    申请号:CN201710482200.9

    申请日:2017-06-22

    Abstract: 一种电子系统多退化进程研究方法,本发明涉及电子系统多退化进程研究方法。本发明的目的是为了解决现有实际研究中通常考虑系统中所有退化量分析其退化,导致计算量大,研究复杂,以及为了优化分析过程需要考虑多退化系统的主要退化量而忽略次要退化量,导致可靠性及寿命预测结果置信度低的问题。过程为:一、得到电路的传递函数;绘制出电路全部元件退化时的幅频特性曲线和相频特性曲线;得到电路全部元件退化时的电路增益、上下限截止频率和中心频率电路特征信息;二、进行灵敏度分析,按照灵敏度排序情况划分关键元件组合;三、选取关键元件组合,进行电路性能退化分析。本发明用于电路退化领域。

    一种电子系统多退化进程研究方法

    公开(公告)号:CN107203677A

    公开(公告)日:2017-09-26

    申请号:CN201710482200.9

    申请日:2017-06-22

    Abstract: 一种电子系统多退化进程研究方法,本发明涉及电子系统多退化进程研究方法。本发明的目的是为了解决现有实际研究中通常考虑系统中所有退化量分析其退化,导致计算量大,研究复杂,以及为了优化分析过程需要考虑多退化系统的主要退化量而忽略次要退化量,导致可靠性及寿命预测结果置信度低的问题。过程为:一、得到电路的传递函数;绘制出电路全部元件退化时的幅频特性曲线和相频特性曲线;得到电路全部元件退化时的电路增益、上下限截止频率和中心频率电路特征信息;二、进行灵敏度分析,按照灵敏度排序情况划分关键元件组合;三、选取关键元件组合,进行电路性能退化分析。本发明用于电路退化领域。

Patent Agency Ranking