-
公开(公告)号：CN101093394A
公开(公告)日：2007-12-26
申请号：CN200710072494.4
申请日：2007-07-11
Applicant: 哈尔滨工程大学
IPC: G05B19/418
CPC classification number: Y02P90/02
Abstract: 本发明提供的是一种基于网络的远程可控硬件组态系统。它由继电器阵列单元、PLD单元、单片机单元、显示与键盘单元、逻辑控制单元和电源模块共同组成，在逻辑控制单元内部有一个串口控制器、通过RS232口分别与单片机和PCI插槽上的元件板卡互联，控制信号由单片机写入继电器地址译码器产生，产生的控制信号输入继电器状态锁存器锁存，继电器状态锁存器输入继电器阵列，继电器阵列连接PCI插槽。本发明改变了以往远程控制技术不能在多个元件间随意互连的弊端。使用本发明提供的电路连接模型、元件参数设置和极性调整技术，可以在比常规方法少用50％的继电器下实现电路元件间的任意互连、参数设定和远程控制。
-
Patent Agency Ranking
公开(公告)号：CN101476932B
公开(公告)日：2011-03-16
申请号：CN200810209736.4
申请日：2008-12-19
Applicant: 哈尔滨工程大学
IPC: G01H17/00
Abstract: 本发明提供的是一种对待检信号相位无敏感性的同频Duffing振子及构建方法。包括差分放大单元、摸-数转换单元、后置配置单元、智能处理单元和时钟源；差分放大单元把输入信号x(t)转换为差分信号；摸-数转换单元把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元提供，频率根据待检信号确定；后置配置单元为智能处理单元提供后置配置，软件下载使用JTAG方式；智能处理单元为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源为智能处理单元提供系统时钟。本发明提供一种具有与现有混沌振子皆然不同性质的新型同频Duffing振子，其构建该同频Duffing振子的思想对发展和丰富混沌振子构建理论将会起到积极的推动作用。
-
公开(公告)号：CN100487465C
公开(公告)日：2009-05-13
申请号：CN200710071895.8
申请日：2007-03-16
Applicant: 哈尔滨工程大学
Abstract: 本发明提供了一种Duffing振子相图图案域分割检测方法。1.选择一个典型Duffing振子归一化方程；2.在典型Duffing振子前面插入一个模-数转换器，在后面插入一个区域分割器；3.输入含噪待检信号给模-数转换器；4.以待检信号的4～10分之一周期作为模-数转换器的转换周期和Duffing振子方程的解算步长；5.Duffing振子采用四阶龙格-库塔算法解算，运算结果送给区域分割器；6.区域分割器判决，输出携带待检信号信息的检出信号。本发明能把二维混沌振子相图识别问题转化为一维的信号检测问题，可以彻底解决目前无法把相图分析法直接用于检测通信信号的问题。
-
公开(公告)号：CN100470428C
公开(公告)日：2009-03-18
申请号：CN200710072494.4
申请日：2007-07-11
Applicant: 哈尔滨工程大学
IPC: G05B19/418
CPC classification number: Y02P90/02
Abstract: 本发明提供的是一种基于网络的远程可控硬件组态系统。它由继电器阵列单元、PLD单元、单片机单元、显示与键盘单元、逻辑控制单元和电源模块共同组成，在逻辑控制单元内部有一个串口控制器、通过RS232口分别与单片机和PCI插槽上的元件板卡互联，控制信号由单片机写入继电器地址译码器产生，产生的控制信号输入继电器状态锁存器锁存，继电器状态锁存器输入继电器阵列，继电器阵列连接PCI插槽。本发明改变了以往远程控制技术不能在多个元件间随意互连的弊端。使用本发明提供的电路连接模型、元件参数设置和极性调整技术，可以在比常规方法少用50%的继电器下实现电路元件间的任意互连、参数设定和远程控制。
-
公开(公告)号：CN101476932A
公开(公告)日：2009-07-08
申请号：CN200810209736.4
申请日：2008-12-19
Applicant: 哈尔滨工程大学
IPC: G01H17/00
Abstract: 本发明提供的是一种对待检信号相位无敏感性的同频Duffing振子及构建方法。包括差分放大单元、摸－数转换单元、后置配置单元、智能处理单元和时钟源；差分放大单元把输入信号x(t)转换为差分信号；摸－数转换单元把x(t)转换为14位的二进制数字信号，转换时钟由智能处理单元提供，频率根据待检信号确定；后置配置单元为智能处理单元提供后置配置，软件下载使用JTAG方式；智能处理单元为FPGA或SOPC芯片，实现同频Duffing振子，算法采用VHDL语言和μ/COSII嵌入式汇编语言实现；时钟源为智能处理单元提供系统时钟。本发明提供一种具有与现有混沌振子皆然不同性质的新型同频Duffing振子，其构建该同频Duffing振子的思想对发展和丰富混沌振子构建理论将会起到积极的推动作用。
-
公开(公告)号：CN101038304A
公开(公告)日：2007-09-19
申请号：CN200710071895.8
申请日：2007-03-16
Applicant: 哈尔滨工程大学
Abstract: 本发明提供了一种Duffing振子相图图案域分割检测方法。1.选择一个典型Duffing振子归一化方程；2.在典型Duffing振子前面插入一个模－数转换器，在后面插入一个区域分割器；3.输入含噪待检信号给模－数转换器；4.以待检信号的4～10分之一周期作为模－数转换器的转换周期和Duffing振子方程的解算步长；5.Duffing振子采用四阶龙格－库塔算法解算，运算结果送给区域分割器；6.区域分割器判决，输出携带待检信号信息的检出信号。本发明能把二维混沌振子相图识别问题转化为一维的信号检测问题，可以彻底解决目前无法把相图分析法直接用于检测通信信号的问题。
-
-
-
-
-
Search Results
6
records
(took 0.025 seconds)
