-
公开(公告)号:CN117405996A
公开(公告)日:2024-01-16
申请号:CN202311354530.1
申请日:2023-10-18
Applicant: 国核自仪系统工程有限公司 , 山东核电有限公司
Abstract: 本发明公开了一种基于FPGA的滤波方法及系统,其中,滤波方法包括以下步骤:将ADC采样得到的IO卡件的多个电压数据保存为原始数列;将所述原始数列内的每个所述电压数据与所述原始数列内所有所述电压数据并行进行比较,以得到比较结果;基于比较结果和比较结果与得分之间的关系获取对应得分,累加计算出每个所述电压数据获得的分数值;根据所述分数值对所述原始数列中所述电压数据进行排序,以得到有序数列;将所述有序数列前端和/或后端的若干个电压数据去除,并对剩余电压数据进行均值滤波。本发明可以解决ESD实验静电脉冲干扰问题,处理过程中,算法通过数据并行比较实现排序,可以提高效率,缩短排序时间,实现快速排序。
-
公开(公告)号:CN115387917B
公开(公告)日:2024-08-09
申请号:CN202211160357.7
申请日:2022-09-22
Applicant: 国核自仪系统工程有限公司
Abstract: 本发明公开了一种基于FPGA的机器故障的检测方法、系统、设备及介质,该检测方法应用于FPGA,该检测方法包括:读取功能节点的配置信息;对配置信息进行CRC校验,以得到CRC校验结果;基于配置信息读取功能节点对应的目标逻辑函数以及输入数值;基于目标逻辑函数对输入数值进行逻辑运算,以得到逻辑运算结果;基于CRC校验结果和/或逻辑运算结果检测机器是否出现故障。本发明基于FPGA读取上位机配置的逻辑组态的功能节点的配置信息,并执行该功能节点的逻辑运算以及校验功能,实现了基于FPGA执行各种复杂的ETS逻辑算法,能够准确、快速的检测机器的故障情况,提高了检测效率和用户体验。
-
公开(公告)号:CN119200476A
公开(公告)日:2024-12-27
申请号:CN202411322771.2
申请日:2024-09-23
Applicant: 国核自仪系统工程有限公司 , 通辽霍林河坑口发电有限责任公司
IPC: G05B19/042
Abstract: 本发明公开了一种数据采集装置和数据采集方法,包括:若干个数据采集通道、控制模块和电源模块,每个数据采集通道对应连接一个温度传感器,每个数据采集通道包括一个数据采集模块,每个数据采集模块包括放大增益单元、采集单元和隔离单元;放大增益单元,用于对温度传感器所在工业现场的干扰信号进行屏蔽以及对模拟量信号进行稳压放大处理;采集单元,用于将采集到的稳压放大处理后的模拟量信号转换为数字量信号;隔离单元,用于将数字量信号通过隔离方式反馈至控制模块。本发明通过每通道设置独立的数据采集模块解决了温度数据采集响应慢且灵活性差的问题,且通过放大增益单元、采集单元和隔离单元降低信号干扰强度,提高数据采集准确性。
-
公开(公告)号:CN115387917A
公开(公告)日:2022-11-25
申请号:CN202211160357.7
申请日:2022-09-22
Applicant: 国核自仪系统工程有限公司
Abstract: 本发明公开了一种基于FPGA的机器故障的检测方法、系统、设备及介质,该检测方法应用于FPGA,该检测方法包括:读取功能节点的配置信息;对配置信息进行CRC校验,以得到CRC校验结果;基于配置信息读取功能节点对应的目标逻辑函数以及输入数值;基于目标逻辑函数对输入数值进行逻辑运算,以得到逻辑运算结果;基于CRC校验结果和/或逻辑运算结果检测机器是否出现故障。本发明基于FPGA读取上位机配置的逻辑组态的功能节点的配置信息,并执行该功能节点的逻辑运算以及校验功能,实现了基于FPGA执行各种复杂的ETS逻辑算法,能够准确、快速的检测机器的故障情况,提高了检测效率和用户体验。
-
公开(公告)号:CN114285690A
公开(公告)日:2022-04-05
申请号:CN202111441524.0
申请日:2021-11-30
Applicant: 国核自仪系统工程有限公司
IPC: H04L12/40
Abstract: 本发明公开了一种FF现场总线设备冗余通讯实现方法及FF现场总线设备,该实现方法包括:从FF现场总线设备中确定出FF现场总线主站设备和FF现场总线辅助设备;FF现场总线主站设备向从站设备发送查询指令,以根据查询指令获取从站设备的设备信息;FF现场总线主站设备将设备信息同步至FF现场总线辅助设备。本发明通过从FF现场总线设备中确定出FF现场总线主站设备和FF现场总线辅助设备;FF现场总线主站设备向从站设备发送查询指令,以根据查询指令获取从站设备的设备信息;FF现场总线主站设备将设备信息同步至FF现场总线辅助设备,实现了FF现场总线设备之间的冗余通讯,提高了FF现场总线设备通讯的可靠性。
-
公开(公告)号:CN113885465A
公开(公告)日:2022-01-04
申请号:CN202111264032.9
申请日:2021-10-27
Applicant: 国核自仪系统工程有限公司
IPC: G05B19/418
Abstract: 本发明公开了一种可插拔式IO模块及DCS系统,其中该可插拔式IO模块包括底座、子卡、固定部件和可插拔熔丝,所述固定部件用于将所述子卡可拆卸的安装在所述底座上,所述底座上开设有至少一个熔丝孔,所述可插拔熔丝插设在所述熔丝孔内。可插拔式IO模块通过将底座与子卡可拆卸式的连接,从而解决了模块维修不容易拆卸,且拆装麻烦的问题;在底座上设置熔丝孔使得可插拔熔丝裸露在模块壳体以外,进而可及时准确的判断出熔丝是否熔断,且在更换时非常容易操作,具有高可靠性、高维护性、高稳定性等优点。
-
公开(公告)号:CN119104166A
公开(公告)日:2024-12-10
申请号:CN202411357709.7
申请日:2024-09-27
Applicant: 国核自仪系统工程有限公司 , 通辽霍林河坑口发电有限责任公司
IPC: G01K7/02
Abstract: 本公开提供了一种热电偶采集电路及采集方法,热电偶采集电路包括CPU电路、通道选择电路和ADC采集电路,通道选择电路包括选择开关芯片和多个光耦继电器;CPU电路,用于将控制指令发送至选择开关芯片;选择开关芯片,用于根据控制指令控制多个光耦继电器轮流打开;多个光耦继电器,用于将热电偶模拟信号传输至ADC采集电路;ADC采集电路,用于将热电偶模拟信号转换为数字信号,并将数字信号传输至CPU电路。本公开通过同一个硬件ADC采集电路,支持多个光耦继电器,通过CPU电路不同的计算系数,支持多种类型的热电偶采集,实现了多通道复用一个ADC采集电路,解决了通道数量多、成本高的问题。
-
公开(公告)号:CN115308662A
公开(公告)日:2022-11-08
申请号:CN202210967442.8
申请日:2022-08-12
Applicant: 国核自仪系统工程有限公司
IPC: G01R35/00
Abstract: 本发明公开了一种模拟量输入通道的校准装置、系统、方法、设备及介质,该校准装置包括:电压基准芯片、运算放大器、MCU、多个电阻、多个开关;电压基准芯片的电源端与外部电源电连接,输出端与多个开关一端分别电连接,接地端与运算放大器输出端电连接;运算放大器同向输入端与多个电阻一端分别电连接之后,与外部通道电连接,并通过通道接地;运算放大器的输出端与运算放大器的反向输入端电连接;每个开关另一端对应与一个电阻另一端电连接;MCU与多个开关电连接。本校准装置通过MCU接收目标校准指令,并根据目标校准指令控制开关闭合,从而提供多种档位电流,实现对模拟量输入通道自动校准,降低人工成本、时间成本,提高校准的效率。
-
公开(公告)号:CN115265840A
公开(公告)日:2022-11-01
申请号:CN202210936876.1
申请日:2022-08-05
Applicant: 国核自仪系统工程有限公司
IPC: G01K15/00
Abstract: 本发明公开了一种多通道热电偶校准装置及方法,其中一种多通道热电偶校准装置包括控制器、热电偶校准模块与若干个通道,每个通道连通一热电偶;控制器用于向热电偶校准模块发送校准指令;校准指令中包括选定的至少一个目标热电偶及与目标热电偶对应的目标模拟温度信号;热电偶校准模块用于响应校准指令以发送目标模拟温度信号至对应的目标热电偶;目标热电偶响应于目标模拟温度信号后生成反馈信号并通过对应的通道发送至控制器;控制器还用于接收反馈信号并基于反馈信号校准对应的目标热电偶。本校准装置可以同时对多个热电偶进行校准,提升了校准效率,满足了校准过程中各个热电偶对于模拟温度信号的多样化需求,并精简了校准装置。
-
公开(公告)号:CN106649160A
公开(公告)日:2017-05-10
申请号:CN201611245153.8
申请日:2016-12-29
Applicant: 国核自仪系统工程有限公司
CPC classification number: G06F13/28 , G06F13/4282
Abstract: 一种基于FPGA架构的ETS表决卡,涉及汽轮机技术领域,所解决的是现有系统无法实现复杂的表决逻辑及表决时间长的技术问题。该表决卡包括FPGA表决模块、IOP处理模块、第一连接件、第二连接件;第一连接件的各路数字信号输入接口、各路数字信号输出接口分别接到FPGA表决模块的各路数字信号输入端口、各路数字信号输出端口;FPGA表决模块的LVDS发送端口、各路LVDS接收端口、各路串行通信端口分别接到第二连接件的LVDS发送接口、各路LVDS接收端口、各路串行通信接口;所述IOP处理模块中设有FPGA处理子模块、CPU子模块。本发明提供的表决卡,适用于ETS系统。
-
-
-
-
-
-
-
-
-