-
公开(公告)号:CN102439700B
公开(公告)日:2015-01-28
申请号:CN201080014684.0
申请日:2010-04-22
Applicant: 国际商业机器公司
IPC: H01L21/283 , H01L29/49
CPC classification number: H01L21/823462 , H01L21/28229 , H01L21/84 , H01L27/1203
Abstract: 公开了涉及在掺杂半导体阱上形成多种栅极叠层(100,...,600)。在该掺杂半导体阱(22,24)上形成高介电常数(高-k)栅极电介质(30L)。在一个器件区域中形成金属栅极层(42L),而在其它器件区域(200,400,500,600)中暴露该高-k栅极电介质。在其它器件区域中形成具有不同厚度的阈值电压调整氧化物层。然后在该阈值电压调整氧化物层上形成导电栅极材料层(72L)。一种类型的场效应晶体管包括:包括高-k栅极电介质部分的栅极电介质。其它类型的场效应晶体管包括:包括高-k栅极电介质部分和具有不同厚度的第一阈值电压调整氧化物部分的栅极电介质。通过使用不同栅极电介质叠层及具有相同掺杂物浓度的掺杂半导体阱,提供具有不同阈值电压的场效应晶体管。
-
公开(公告)号:CN104576739A
公开(公告)日:2015-04-29
申请号:CN201410559949.5
申请日:2014-10-21
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本公开涉及半导体结构及其制造方法。在绝缘体上半导体(SOI)衬底上形成电介质材料层,所述SOI衬底包括含有第一半导体材料的顶部半导体层。在电介质材料层内形成开口,并通过蚀刻在开口区域内在顶部半导体层中形成沟槽。利用选择性外延处理来沉积第二半导体材料至在顶部半导体层的顶面上方的高度。可沉积另一电介质材料,并在顶部半导体层中形成另一沟槽。可以利用另一选择性外延处理来沉积另一半导体材料至不同的高度。各种半导体材料部分可被图案化以形成具有不同高度和/或不同成分的半导体鳍。
-
公开(公告)号:CN102439700A
公开(公告)日:2012-05-02
申请号:CN201080014684.0
申请日:2010-04-22
Applicant: 国际商业机器公司
IPC: H01L21/283 , H01L29/49
CPC classification number: H01L21/823462 , H01L21/28229 , H01L21/84 , H01L27/1203
Abstract: 公开了涉及在掺杂半导体阱上形成多种栅极叠层(100,...,600)。在该掺杂半导体阱(22,24)上形成高介电常数(高-k)栅极电介质(30L)。在一个器件区域中形成金属栅极层(42L),而在其它器件区域(200,400,500,600)中暴露该高-k栅极电介质。在其它器件区域中形成具有不同厚度的阈值电压调整氧化物层。然后在该阈值电压调整氧化物层上形成导电栅极材料层(72L)。一种类型的场效应晶体管包括:包括高-k栅极电介质部分的栅极电介质。其它类型的场效应晶体管包括:包括高-k栅极电介质部分和具有不同厚度的第一阈值电压调整氧化物部分的栅极电介质。通过使用不同栅极电介质叠层及具有相同掺杂物浓度的掺杂半导体阱,提供具有不同阈值电压的场效应晶体管。
-
-