-
-
公开(公告)号：CN105940497B
公开(公告)日：2018-11-16
申请号：CN201480074465.X
申请日：2014-12-04
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L51/0545 , B82Y10/00 , H01L51/0002 , H01L51/0048 , H01L51/0558
Abstract: 一种半导体器件，包含沿着第一方向延伸以界定长度且沿着与第一方向垂直的第二方向延伸以界定高度的基板。该基板包含电介质层以及形成于电介质层上的至少一个栅极叠层。源极触头被形成于栅极叠层的第一侧的相邻处，并且漏极触头被形成于栅极叠层的相对第二侧的相邻处。碳纳米管形成于源极触头和漏极触头上。纳米管的第一部分形成源极。第二部分形成漏极。第三部分被置于源极和漏极之间，以界定沿第一方向延伸的栅极沟道。源极和漏极沿第二方向延伸，并具有比栅极沟道长的长度。
-
公开(公告)号：CN102439700B
公开(公告)日：2015-01-28
申请号：CN201080014684.0
申请日：2010-04-22
Applicant: 国际商业机器公司
IPC: H01L21/283 , H01L29/49
CPC classification number: H01L21/823462 , H01L21/28229 , H01L21/84 , H01L27/1203
Abstract: 公开了涉及在掺杂半导体阱上形成多种栅极叠层(100，...，600)。在该掺杂半导体阱(22，24)上形成高介电常数(高-k)栅极电介质(30L)。在一个器件区域中形成金属栅极层(42L)，而在其它器件区域(200，400，500，600)中暴露该高-k栅极电介质。在其它器件区域中形成具有不同厚度的阈值电压调整氧化物层。然后在该阈值电压调整氧化物层上形成导电栅极材料层(72L)。一种类型的场效应晶体管包括：包括高-k栅极电介质部分的栅极电介质。其它类型的场效应晶体管包括：包括高-k栅极电介质部分和具有不同厚度的第一阈值电压调整氧化物部分的栅极电介质。通过使用不同栅极电介质叠层及具有相同掺杂物浓度的掺杂半导体阱，提供具有不同阈值电压的场效应晶体管。
-
公开(公告)号：CN112118786A
公开(公告)日：2020-12-22
申请号：CN201980032021.2
申请日：2019-05-13
Applicant: 国际商业机器公司
IPC: A61B5/053
Abstract: 一种药物递送系统包括基底、设置在基底上的集成传感器、设置在基底上的药物递送元件、以及耦合到集成传感器和药物递送元件的控制单元。集成传感器包括设置在基底的第一表面上的第一电极和第二电极。药物递送元件包括设置在基底的第一表面上的贮存器、包围贮存器的热活性聚合物和设置在热活性聚合物上方的加热线圈。控制单元被配置成通过测量集成传感器的第一电极和第二电极之间的电压差来测量生物参数，并且响应于指示指定条件的所测量的生物参数而将触发信号施加到药物递送元件的加热线圈，以加热热活性聚合物，从而选择性地从贮存器释放药物。
-
公开(公告)号：CN105940497A
公开(公告)日：2016-09-14
申请号：CN201480074465.X
申请日：2014-12-04
Applicant: 国际商业机器公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L51/0545 , B82Y10/00 , H01L51/0002 , H01L51/0048 , H01L51/0558
Abstract: 一种半导体器件，包含沿着第一方向延伸以界定长度且沿着与第一方向垂直的第二方向延伸以界定高度的基板。该基板包含电介质层以及形成于电介质层上的至少一个栅极叠层。源极触头被形成于栅极叠层的第一侧的相邻处，并且漏极触头被形成于栅极叠层的相对第二侧的相邻处。碳纳米管形成于源极触头和漏极触头上。纳米管的第一部分形成源极。第二部分形成漏极。第三部分被置于源极和漏极之间，以界定沿第一方向延伸的栅极沟道。源极和漏极沿第二方向延伸，并具有比栅极沟道长的长度。
-
Patent Agency Ranking
公开(公告)号：CN103329244B
公开(公告)日：2016-06-01
申请号：CN201180064269.0
申请日：2011-12-21
Applicant: 国际商业机器公司
CPC classification number: H01L29/66045 , H01L21/02178 , H01L21/02181 , H01L21/02527 , H01L21/044 , H01L29/1606 , H01L29/42376 , H01L29/42384 , H01L29/4908 , H01L29/4916 , H01L29/517 , H01L29/66015 , H01L29/66742 , H01L29/78645 , H01L29/78648 , H01L29/78684
Abstract: 一种电子器件包括：绝缘体；嵌入所述绝缘体中的局部第一栅极，其中所述第一栅极的顶表面与所述绝缘体的表面基本共面；在所述第一栅极和绝缘体之上形成的第一介电层；以及沟道。所述沟道包括在所述第一介电层上形成的双层石墨烯层。所述第一介电层提供基本平坦表面，所述沟道形成在该基本平坦表面上。在所述双层石墨烯层之上形成的第二介电层以及在所述第二介电层之上形成的局部第二栅极。所述局部第一和第二栅极中的每一者与所述双层石墨烯层的所述沟道容性耦合。所述局部第一和第二栅极形成第一对栅极以局部地控制所述双层石墨烯层的第一部分。
-
公开(公告)号：CN104350597A
公开(公告)日：2015-02-11
申请号：CN201280061803.7
申请日：2012-11-07
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L21/8258 , H01L21/823807 , H01L27/0605
Abstract: 本发明提供了在相同的CMOS电路中使用不同沟道材料的技术。在一个方面，制造CMOS电路的方法包括以下步骤。提供具有在绝缘体上的第一半导体层的晶片。STI被用于将第一半导体层划分为第一有源区和第二有源区域。凹陷在所述第一有源区中的第一半导体层。在所述第一半导体层上外延生长第二半导体层，其中所述第二半导体层包括具有至少一种Ⅲ族元素和至少一种Ⅴ族元素的材料。使用所述第二半导体层作为用于n-FET的沟道材料在所述第一有源区中形成所述n-FET。使用所述第一半导体层作为p-FET的沟道材料在所述第二有源区中形成所述p-FET。
-
公开(公告)号：CN103855150A
公开(公告)日：2014-06-11
申请号：CN201310594462.6
申请日：2013-11-21
Applicant: 国际商业机器公司
CPC classification number: H01L28/40 , B82Y10/00 , B82Y30/00 , B82Y40/00 , B82Y99/00 , H01G4/008 , H01G4/33 , H01L28/90
Abstract: 本发明涉及片上解耦电容器、集成芯片及其制造方法。公开了一种片上解耦电容器。一个或多个碳纳米管被耦合到所述电容器的第一电极。在所述一个或多个碳纳米管上形成介电肤层。在所述介电肤层上形成有金属涂层。所述介电肤层被配置为将所述一个或多个碳纳米管与所述金属涂层电隔离。
-
-
-
-
-
-
-
-
Search Results
31
records
(took 0.032 seconds)
