两次曝光一条线路间距分离方法

    公开(公告)号:CN102005382B

    公开(公告)日:2013-03-13

    申请号:CN201010269392.3

    申请日:2010-08-31

    CPC classification number: H01L21/31144 G03F7/0035 H01L21/0271 H01L21/0338

    Abstract: 本发明涉及两次曝光一条线路间距分离方法。一种集成电路被形成为具有这样的结构,该结构紧密邻近且彼此间的间隔比该结构的横向尺寸更小,例如用于制造到以通过暗场分离间距技术实现的最小光刻可分辨尺寸形成的电子元件的接触。通过使用酸敏硬掩模材料和经由抗蚀剂中的构图的孔径而接触硬掩模的区域的酸性上覆层,完全在光刻线路内执行对硬掩模的蚀刻,从而支持用于分离间距方法的可接受的覆盖精度和工艺效率以及吞吐量,该分离间距方法需要为多个依次施加并构图的抗蚀剂层中的每一个进行对硬掩模的蚀刻。硬掩模的接触区域被活化,以通过烘烤酸性上覆层而进行显影。

    两次曝光一条线路间距分离方法

    公开(公告)号:CN102005382A

    公开(公告)日:2011-04-06

    申请号:CN201010269392.3

    申请日:2010-08-31

    CPC classification number: H01L21/31144 G03F7/0035 H01L21/0271 H01L21/0338

    Abstract: 本发明涉及两次曝光一条线路间距分离方法。一种集成电路被形成为具有这样的结构,该结构紧密邻近且彼此间的间隔比该结构的横向尺寸更小,例如用于制造到以通过暗场分离间距技术实现的最小光刻可分辨尺寸形成的电子元件的接触。通过使用酸敏硬掩模材料和经由抗蚀剂中的构图的孔径而接触硬掩模的区域的酸性上覆层,完全在光刻线路内执行对硬掩模的蚀刻,从而支持用于分离间距方法的可接受的覆盖精度和工艺效率以及吞吐量,该分离间距方法需要为多个依次施加并构图的抗蚀剂层中的每一个进行对硬掩模的蚀刻。硬掩模的接触区域被活化,以通过烘烤酸性上覆层而进行显影。

Patent Agency Ranking