-
公开(公告)号：CN108780621A
公开(公告)日：2018-11-09
申请号：CN201780018517.5
申请日：2017-03-24
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1345 , G02F1/1368 , G09F9/00 , H01L29/786
Abstract: 本发明提供一种有源矩阵基板、其制造方法和显示装置，在显示面板的制造工序中能够抑制静电放电的发生，并且能够抑制制造成本。在IGZO膜被构成栅极绝缘膜的氧化硅膜和蚀刻阻挡层夹着的状态下，在用于保护TFT的钝化膜形成之后，在200～350℃下进行退火，并且是IGZO膜从导体变化为半导体。其结果是，不仅能够抑制ESD的发生，而且能够不需要从显示面板分离静电放电防止电路，所以能够降低显示装置的制造成本。
-
公开(公告)号：CN108780221B
公开(公告)日：2020-11-03
申请号：CN201780019232.3
申请日：2017-03-27
Applicant: 夏普株式会社
Abstract: 本发明不扩大配线的线宽就使配线电阻下降，从而抑制配线延迟。包括遮光膜(102)、光透射膜(106)和第一配线层(105A)，该第一配线层为用于对像素的光的透射量进行电控制的配线的一部分，第一配线层(105A)设置在遮光膜(102)之上，光透射膜(106)以覆盖上述第一配线层的侧面的方式设置在第一配线层(105A)的上层。
-
Patent Agency Ranking
公开(公告)号：CN110121765B
公开(公告)日：2023-04-28
申请号：CN201780080973.2
申请日：2017-12-15
Applicant: 夏普株式会社
IPC: H01L21/365 , H01L21/205 , H01L21/336 , H01L29/786
Abstract: 一种半导体装置的制造方法，是具备基板(1)和氧化物半导体TFT的半导体装置的制造方法，氧化物半导体TFT支撑于基板(1)，以氧化物半导体膜为活性层，半导体装置的制造方法包括：工序(A)，准备包含含有In的第1有机金属化合物和含有Zn的第2有机金属化合物的MO气体；以及工序(B)，在将基板(1)加热到500℃以下的温度的状态下，对设置于腔室内的基板(1)供应MO气体和含有氧的气体，在基板(1)上通过MOCVD法生长含有In和Zn的氧化物半导体膜(2A)，工序(B)是在腔室内形成了等离子体(3)的状态下进行的。
-
公开(公告)号：CN110121765A
公开(公告)日：2019-08-13
申请号：CN201780080973.2
申请日：2017-12-15
Applicant: 夏普株式会社
IPC: H01L21/365 , H01L21/205 , H01L21/336 , H01L29/786
Abstract: 一种半导体装置的制造方法，是具备基板(1)和氧化物半导体TFT的半导体装置的制造方法，氧化物半导体TFT支撑于基板(1)，以氧化物半导体膜为活性层，半导体装置的制造方法包括：工序(A)，准备包含含有In的第1有机金属化合物和含有Zn的第2有机金属化合物的MO气体；以及工序(B)，在将基板(1)加热到500℃以下的温度的状态下，对设置于腔室内的基板(1)供应MO气体和含有氧的气体，在基板(1)上通过MOCVD法生长含有In和Zn的氧化物半导体膜(2A)，工序(B)是在腔室内形成了等离子体(3)的状态下进行的。
-
公开(公告)号：CN108780621B
公开(公告)日：2020-07-31
申请号：CN201780018517.5
申请日：2017-03-24
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1345 , G02F1/1368 , G09F9/00 , H01L29/786
Abstract: 本发明提供一种有源矩阵基板、其制造方法和显示装置，在显示面板的制造工序中能够抑制静电放电的发生，并且能够抑制制造成本。在IGZO膜被构成栅极绝缘膜的氧化硅膜和蚀刻阻挡层夹着的状态下，在用于保护TFT的钝化膜形成之后，在200～350℃下进行退火，并且是IGZO膜从导体变化为半导体。其结果是，不仅能够抑制ESD的发生，而且能够不需要从显示面板分离静电放电防止电路，所以能够降低显示装置的制造成本。
-
公开(公告)号：CN110121785A
公开(公告)日：2019-08-13
申请号：CN201780080983.6
申请日：2017-12-15
Applicant: 夏普株式会社
IPC: H01L29/786 , H01L21/205
Abstract: 半导体装置具备基板(21)和支撑于基板的氧化物半导体TFT(20)，氧化物半导体TFT(20)包括：含有In、Ga以及Zn的氧化物半导体层(27)、栅极电极(23)、形成于栅极电极(23)与氧化物半导体层(27)之间的栅极绝缘层(25)、以及与氧化物半导体层(27)接触的源极电极(28)及漏极电极(29)，氧化物半导体层(27)具有包括第1层(31)、第2层(32)以及配置于第1层与第2层之间的中间过渡层(33)的层叠结构，第1层(31)比第2层(32)靠栅极绝缘层侧配置，第1层(31)和第2层(32)具有不同的组成，中间过渡层(33)具有从第1层侧向第2层侧连续地变化的组成。
-
公开(公告)号：CN108780221A
公开(公告)日：2018-11-09
申请号：CN201780019232.3
申请日：2017-03-27
Applicant: 夏普株式会社
Abstract: 本发明不扩大配线的线宽就使配线电阻下降，从而抑制配线延迟。包括遮光膜(102)、光透射膜(106)和第一配线层(105A)，该第一配线层为用于对像素的光的透射量进行电控制的配线的一部分，第一配线层(105A)设置在遮光膜(102)之上，光透射膜(106)以覆盖上述第一配线层的侧面的方式设置在第一配线层(105A)的上层。
-
-
-
-
-
-
Search Results
7
records
(took 0.02 seconds)
