-
公开(公告)号：CN115176299B
公开(公告)日：2023-09-19
申请号：CN202080097504.3
申请日：2020-03-02
Applicant: 夏普株式会社
IPC: H10K59/80 , H10K59/131 , H05B33/02 , H05B33/04 , G09F9/30
Abstract: 本发明的显示装置包括TFT层(30a)，该TFT层(30a)中依次层叠有显示用布线(16f)、保护膜(20a)、第一平坦化膜(21a)、金属布线层以及第二平坦化膜(23a)，在边框区域(F)中，分别在第一平坦化膜(21a)以及第二平坦化膜(23a)中设置有与显示用布线(16f)重叠的第一沟槽(Ga)以及第二沟槽(Gb)，第二电极(34)以覆盖第一沟槽(Ga)以及第二沟槽(Gb)的方式设置，保护膜(20a)包括由氧化硅膜形成的第一保护膜(17)以及第三保护膜(19)、以及由氮化硅膜形成的第二保护膜(18)。
-
公开(公告)号：CN110730984A
公开(公告)日：2020-01-24
申请号：CN201880037299.4
申请日：2018-06-04
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1368 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/786
Abstract: 本发明的实施方式的有源矩阵基板具备基板和支撑于基板的多个氧化物半导体TFT。各氧化物半导体TFT具有：下部栅极电极，其设置于基板上；栅极绝缘层，其覆盖下部栅极电极；氧化物半导体层，其配置于栅极绝缘层上；源极电极，其与氧化物半导体层的源极接触区域接触；漏极电极，其与氧化物半导体层的漏极接触区域接触；绝缘层，其覆盖氧化物半导体层、源极电极以及漏极电极；以及上部栅极电极，其设置于绝缘层上。当从基板的法线方向观看时，上部栅极电极与作为源极电极和漏极电极中的一方的第1电极不重叠，并且作为源极电极和漏极电极中的另一方的第2电极与下部栅极电极不重叠。
-
公开(公告)号：CN110121785A
公开(公告)日：2019-08-13
申请号：CN201780080983.6
申请日：2017-12-15
Applicant: 夏普株式会社
IPC: H01L29/786 , H01L21/205
Abstract: 半导体装置具备基板(21)和支撑于基板的氧化物半导体TFT(20)，氧化物半导体TFT(20)包括：含有In、Ga以及Zn的氧化物半导体层(27)、栅极电极(23)、形成于栅极电极(23)与氧化物半导体层(27)之间的栅极绝缘层(25)、以及与氧化物半导体层(27)接触的源极电极(28)及漏极电极(29)，氧化物半导体层(27)具有包括第1层(31)、第2层(32)以及配置于第1层与第2层之间的中间过渡层(33)的层叠结构，第1层(31)比第2层(32)靠栅极绝缘层侧配置，第1层(31)和第2层(32)具有不同的组成，中间过渡层(33)具有从第1层侧向第2层侧连续地变化的组成。
-
公开(公告)号：CN115176299A
公开(公告)日：2022-10-11
申请号：CN202080097504.3
申请日：2020-03-02
Applicant: 夏普株式会社
Abstract: 本发明的显示装置包括TFT层(30a)，该TFT层(30a)中依次层叠有显示用布线(16f)、保护膜(20a)、第一平坦化膜(21a)、金属布线层以及第二平坦化膜(23a)，在边框区域(F)中，分别在第一平坦化膜(21a)以及第二平坦化膜(23a)中设置有与显示用布线(16f)重叠的第一沟槽(Ga)以及第二沟槽(Gb)，第二电极(34)以覆盖第一沟槽(Ga)以及第二沟槽(Gb)的方式设置，保护膜(20a)包括由氧化硅膜形成的第一保护膜(17)以及第三保护膜(19)、以及由氮化硅膜形成的第二保护膜(18)。
-
Patent Agency Ranking
公开(公告)号：CN110730984B
公开(公告)日：2021-12-03
申请号：CN201880037299.4
申请日：2018-06-04
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1368 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/786
Abstract: 本发明的实施方式的有源矩阵基板具备基板和支撑于基板的多个氧化物半导体TFT。各氧化物半导体TFT具有：下部栅极电极，其设置于基板上；栅极绝缘层，其覆盖下部栅极电极；氧化物半导体层，其配置于栅极绝缘层上；源极电极，其与氧化物半导体层的源极接触区域接触；漏极电极，其与氧化物半导体层的漏极接触区域接触；绝缘层，其覆盖氧化物半导体层、源极电极以及漏极电极；以及上部栅极电极，其设置于绝缘层上。当从基板的法线方向观看时，上部栅极电极与作为源极电极和漏极电极中的一方的第1电极不重叠，并且作为源极电极和漏极电极中的另一方的第2电极与下部栅极电极不重叠。
-
公开(公告)号：CN110383493B
公开(公告)日：2023-06-02
申请号：CN201880016702.5
申请日：2018-03-02
Applicant: 夏普株式会社
IPC: H01L29/786 , G09F9/30 , H01L21/336
Abstract: 有源矩阵基板具备基板(1)、包含多个第1TFT(10)的周边电路、以及多个第2TFT(20)，第1和第2TFT(10、20)各自具有：栅极电极(3A、3B)；栅极绝缘层(5)；氧化物半导体层(7A、7B)，其包含沟道区域(7Ac、7Bc)和位于沟道区域的两侧的源极接触区域(7As、7Bs)和漏极接触区域(7Ad、7Bd)；源极电极(8A、8B)，其与源极接触区域接触；以及漏极电极(9A、9B)，其与漏极接触区域接触，第1TFT和第2TFT的氧化物半导体层由同一氧化物半导体膜形成，第1TFT的沟道区域(7Ac)中的载流子浓度比第2TFT的沟道区域(7Bc)中的载流子浓度高。
-
公开(公告)号：CN110121765B
公开(公告)日：2023-04-28
申请号：CN201780080973.2
申请日：2017-12-15
Applicant: 夏普株式会社
IPC: H01L21/365 , H01L21/205 , H01L21/336 , H01L29/786
Abstract: 一种半导体装置的制造方法，是具备基板(1)和氧化物半导体TFT的半导体装置的制造方法，氧化物半导体TFT支撑于基板(1)，以氧化物半导体膜为活性层，半导体装置的制造方法包括：工序(A)，准备包含含有In的第1有机金属化合物和含有Zn的第2有机金属化合物的MO气体；以及工序(B)，在将基板(1)加热到500℃以下的温度的状态下，对设置于腔室内的基板(1)供应MO气体和含有氧的气体，在基板(1)上通过MOCVD法生长含有In和Zn的氧化物半导体膜(2A)，工序(B)是在腔室内形成了等离子体(3)的状态下进行的。
-
公开(公告)号：CN110383493A
公开(公告)日：2019-10-25
申请号：CN201880016702.5
申请日：2018-03-02
Applicant: 夏普株式会社
IPC: H01L29/786 , G09F9/30 , H01L21/336
Abstract: 有源矩阵基板具备基板(1)、包含多个第1TFT(10)的周边电路、以及多个第2TFT(20)，第1和第2TFT(10、20)各自具有：栅极电极(3A、3B)；栅极绝缘层(5)；氧化物半导体层(7A、7B)，其包含沟道区域(7Ac、7Bc)和位于沟道区域的两侧的源极接触区域(7As、7Bs)和漏极接触区域(7Ad、7Bd)；源极电极(8A、8B)，其与源极接触区域接触；以及漏极电极(9A、9B)，其与漏极接触区域接触，第1TFT和第2TFT的氧化物半导体层由同一氧化物半导体膜形成，第1TFT的沟道区域(7Ac)中的载流子浓度比第2TFT的沟道区域(7Bc)中的载流子浓度高。
-
公开(公告)号：CN110121765A
公开(公告)日：2019-08-13
申请号：CN201780080973.2
申请日：2017-12-15
Applicant: 夏普株式会社
IPC: H01L21/365 , H01L21/205 , H01L21/336 , H01L29/786
Abstract: 一种半导体装置的制造方法，是具备基板(1)和氧化物半导体TFT的半导体装置的制造方法，氧化物半导体TFT支撑于基板(1)，以氧化物半导体膜为活性层，半导体装置的制造方法包括：工序(A)，准备包含含有In的第1有机金属化合物和含有Zn的第2有机金属化合物的MO气体；以及工序(B)，在将基板(1)加热到500℃以下的温度的状态下，对设置于腔室内的基板(1)供应MO气体和含有氧的气体，在基板(1)上通过MOCVD法生长含有In和Zn的氧化物半导体膜(2A)，工序(B)是在腔室内形成了等离子体(3)的状态下进行的。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.026 seconds)
