公开(公告)号：CN119692261A

公开(公告)日：2025-03-25

申请号：CN202510192343.0

申请日：2025-02-21

Applicant: 安徽大学

Inventor： 李鑫 ,  陈林涛 ,  余润儒 ,  戴成虎 ,  周永亮 ,  李志刚 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G06F30/32

Abstract: 本发明公开了用于电荷域SRAM存内计算的混合ADC电路及模块，涉及集成电路设计技术领域。本发明的混合ADC电路包括：参考电压选择器、数模转换器、动态比较器、移位寄存器、译码器、逐次逼近控制逻辑、随机数发生器、2个输入开关。本发明将对模拟信号的6bit量化过程分成：先进行高3bit量化、再进行低3bit量化。本发明充分复用了参考电压来进行高3bit量化，大大降低了电路所需的电容数量，节省了电路的面积开销、功耗；本发明使用随机数发生器来控制数模转换器工作，使其在进行低3bit量化时将量化出的结果作为概率比特流，以进行随机域中的串行计算，能够有效降低外围移位累加电路的面积开销及功耗。