制造半导体器件的衬底的方法、对应衬底和半导体器件

    公开(公告)号:CN115547840A

    公开(公告)日:2022-12-30

    申请号:CN202210757739.1

    申请日:2022-06-29

    Inventor: M·马佐拉

    Abstract: 本公开的各实施例涉及制造半导体器件的衬底的方法、对应衬底和半导体器件。用于半导体器件的预模制引线框架通过将电绝缘材料模制到包括半导体器件组件裸片焊盘的导电材料的层状雕刻结构上来制造。第一裸片焊盘和第二裸片焊盘经由来自第一裸片焊盘的第一延伸部和来自第二裸片焊盘的第二延伸部在引线框架的前表面上的相邻位置处耦合,并且桥接形成件在引线框架的后表面处耦合第一延伸部和第二延伸部。桥接形成件在第一延伸部和第二延伸部分之间提供牺牲连接,牺牲连接在模制电绝缘材料之后选择性地被移除,以便使第一裸片焊盘和第二裸片焊盘彼此解耦。牺牲连接的移除留下形成在引线框架的第二表面处的腔体而不影响裸片焊盘的形状。

    制造半导体设备的方法和对应的半导体设备

    公开(公告)号:CN116544124A

    公开(公告)日:2023-08-04

    申请号:CN202310047032.6

    申请日:2023-01-31

    Abstract: 本公开的实施例涉及制造半导体设备的方法和对应的半导体设备。一种半导体设备包括被布置在引线框的导电焊盘和半导体集成电路芯片之间的桥状位置中的导电夹具。导电夹具经由被施加在面向半导体集成电路芯片和导电焊盘的耦接表面处的焊接材料而被焊接到半导体集成电路芯片和导电焊盘。在焊接之前,经由在专用固定区域处的熔接(诸如激光熔接)或胶合中的一种而将夹具固定在期望的桥状位置中。

    制造用于半导体器件的衬底的方法、相应衬底和半导体器件

    公开(公告)号:CN115692211A

    公开(公告)日:2023-02-03

    申请号:CN202210891978.6

    申请日:2022-07-27

    Inventor: M·马佐拉

    Abstract: 本公开的实施例涉及制造用于半导体器件的衬底的方法、相应衬底和半导体器件。预模制衬底包括其中具有空间的雕刻式导电层状结构。层状结构包括具有配置成安装半导体芯片的第一管芯焊盘表面的管芯焊盘。模制到层状结构上的预模制材料渗透到空间中并提供层状预模制衬底,其中第一管芯焊盘表面保持暴露。管芯焊盘的外围边缘包括到预模制材料的第一和第二锚定形成件的交替。第一锚定形成件抵抗引起管芯焊盘相对于预模制材料在从第二管芯焊盘表面到第一管芯焊盘表面的第一方向上移位的第一脱离力。第二锚定形成件抵抗引起管芯焊盘相对于预模制材料在从第一管芯焊盘表面到第二管芯焊盘表面的第二方向上的移位的第二脱离力。

    制造半导体器件的方法、使用的组件和相应的半导体器件

    公开(公告)号:CN114649216A

    公开(公告)日:2022-06-21

    申请号:CN202111550048.6

    申请日:2021-12-17

    Abstract: 公开了制造半导体器件的方法、使用的组件和相应的半导体器件。引线框包括导电结构的图案,其中一个或多个牺牲连接结构在一对导电结构之间桥式延伸。牺牲连接结构或多个牺牲连接结构形成在引线框的第一表面和第二表面之一处,并且在第一表面和第二表面之间具有小于引线框厚度的厚度。在引线框的导电结构之间模塑电绝缘材料的填充物,其中在连接结构和引线框的另一表面之间模塑电绝缘材料。在引线框的形成和预模塑过程中,牺牲连接结构抵消了部件的变形和位移。

    用于半导体器件的引线框架、对应的半导体产品和方法

    公开(公告)号:CN113013127A

    公开(公告)日:2021-06-22

    申请号:CN202011518461.X

    申请日:2020-12-21

    Abstract: 本公开的实施例涉及用于半导体器件的引线框架、对应的半导体产品和方法。一种用于半导体器件的引线框架,该引线框架包括裸片焊盘部分,裸片焊盘部分具有第一平面裸片安装表面和与第一表面相对的第二平面表面,第一表面和第二表面具有共同限定裸片焊盘的外围轮廓的面对的外围边缘,其中该裸片焊盘包括至少一个封装模塑化合物接纳开口,该至少一个封装模塑化合物接纳开口在所述第一平面表面的外围处。

    制造衬底的方法、相应的衬底和半导体器件

    公开(公告)号:CN115692213A

    公开(公告)日:2023-02-03

    申请号:CN202210911854.X

    申请日:2022-07-29

    Abstract: 本公开的实施例涉及制造衬底的方法、相应的衬底和半导体器件。预模制引线框包括其中具有空的空间和第一厚度的层状结构,其中管芯焊盘具有相对的第一和第二管芯焊盘表面。将绝缘预模制材料模制到所述层状结构上。预模制材料穿透空的空间并提供具有第一厚度的层状预模制衬底,其中第一管芯焊盘表面保持暴露。管芯焊盘具有小于第一厚度的第二厚度。提供从第二管芯焊盘表面突出到等于第一和第二厚度之间的差的高度的一个或多个柱状结构。在层状结构被夹在管芯的表面之间的情况下,第一管芯焊盘表面和柱形成件紧靠管芯表面。因此,管芯焊盘有效地夹持在夹持表面之间,以对抗第一管芯焊盘表面上的预模制材料的不合需要的飞边。

    制造用于半导体器件的衬底的方法、对应的衬底和半导体器件

    公开(公告)号:CN115692212A

    公开(公告)日:2023-02-03

    申请号:CN202210892339.1

    申请日:2022-07-27

    Inventor: M·马佐拉

    Abstract: 本公开的实施例涉及制造用于半导体器件的衬底的方法、对应的衬底和半导体器件。用于半导体器件的预模制衬底包括其中具有空间的雕刻式导电(例如,铜)层状结构。该层状结构包括具有第一管芯焊盘表面的一个或多个管芯焊盘,该第一管芯焊盘表面被配置为在其上安装半导体芯片。模制到层状结构上的预模制材料深入到其中的空间中,并提供层状预模制衬底,衬底包括由预模制材料和与预模制材料接界的管芯焊盘(多个)暴露的第一管芯焊盘表面。在一个或多个管芯焊盘的外围处提供一个或多个应力消除弯曲部分。应力消除弯曲部分被配置为在平滑表面之上接界预模制材料,以有效地对抗由于预模制衬底弯曲而在预模制材料中形成的裂纹。

    制造半导体器件的方法、对应的基板和半导体器件

    公开(公告)号:CN115547969A

    公开(公告)日:2022-12-30

    申请号:CN202210769251.0

    申请日:2022-06-30

    Inventor: M·马佐拉

    Abstract: 本公开的实施例涉及制造半导体器件的方法、对应的基板和半导体器件。将要分割成各个半导体器件的半导体芯片设置在诸如预模制引线框的安装基板的各个邻近区域上。安装基板由具有模制电绝缘材料的层状导电雕刻结构制成。安装基板的邻近区域中的导电侧形成件包括分别在安装基板的前表面和后表面处的第一和第二焊盘。在基板的前表面处的第一接触焊盘包括具有侧凹陷的变窄部分。基板背面的第二接触焊盘包括加宽部分,该加宽部分具有邻近侧凹陷的侧延伸部分。所述电绝缘材料延伸到所述侧凹陷中,以将所述绝缘材料的锚定结构提供到所述安装基板的导电雕刻结构。

    制造半导体器件的方法和对应的半导体器件

    公开(公告)号:CN116544125A

    公开(公告)日:2023-08-04

    申请号:CN202310048484.6

    申请日:2023-01-31

    Abstract: 本公开涉及制造半导体器件的方法和对应的半导体器件。一种安装到引线框的半导体器件半导体芯片,引线框包括导电焊盘。导电夹具布置在半导体芯片和导电焊盘之间的桥状位置中。导电夹具经由在面向半导体芯片和导电焊盘的耦合表面处应用的焊接材料被焊接到半导体芯片和导电焊盘。该器件进一步包括一对互补定位结构,该定位结构由导电夹具中的腔体和形成在导电焊盘中的突起(诸如柱形凸起或柱形凸起的堆叠)形成。互补定位结构相互接合以将导电夹具保持在桥状位置中以避免焊接期间的位移。

Patent Agency Ranking